ECL 电路简介
ECL电路（即发射极耦合逻辑电路Emitter-Couple Logic）是一种非饱和型的数字逻辑电路，电路内晶体管作业在线性区或截止区，速度不受少量载流子的存储时刻的约束，所以它是现有各种逻辑电路中速度最快的一种， 能满意高达10Gbps作业速率。最先由Motorola公司提出ECL规范。ECL 的首要分类如下。
PECL 电路简介
PECL即PosiTIve Emitter-Couple Logic，也便是正发射极耦合逻辑的意思，运用5.0V电源。PECL 是由ECL 演化而来的，ECL 即Emitter-Couple Logic，也便是发射极耦合逻辑。ECL 有两个供电电压VCC和VEE。当VEE接地时，VCC接正电压时，这时的逻辑称为PECL；当VCC 接地时，VEE接负电压时，这时的逻辑成为NECL，VEE一般接-5.2V电源；一般狭义的ECL 便是指NECL。因为PECL/LVPECL能够和体系内其他电路共用一个正电源供电，所以PECL/ LVPECL相关于ECL运用更为广泛。起先的PECL器材是将VCC接+5V，后来为了直接运用广泛运用的3.3V和2.5V电压，呈现了VCC=3.3V/2.5V的LVPECL（Low Voltage PECL）。
LVPECL 电路简介
LVPECL即Low Voltage PosiTIve Emitter-Couple Logic，也便是低压正发射极耦合逻辑，运用3.3V或2.5V电源，LVPECL是由PECL演化而来的。
PECL/LVPECL电路结构
PECL 的输入是一个具有高输入阻抗的差分对，该差分对的共模电压需求偏置到VBB =VCC-1.3V，这样答应的输入信号电平动态最大。关于不同芯片的输入级，信号答应的共模电平或许会有些差异，请参阅相应的datasheet。有部分芯片在内部现已集成了偏置电路，运用时直接衔接即可，有的芯片没有加，运用时需求在芯片外部加直流偏置。
PECL的规范输出负载是串联50ohm至VCC-2V的电平上，在这种负载条件下，OUT+与OUT-的共模电压是VBB=VCC-1.3V，OUT+/OUT-的输出的均匀电流为14mA。
ECL电路优缺陷
1、ECL 逻辑的长处：
1）扇出能力强。ECL输出阻抗低（6~8ohm），输出阻抗高（一般为10kohm），所以扇出系数很高。
2）噪声低，对电源要求低。ECL/PECL器材对电源电压的同步改变是不太灵敏的，因而能够在ECL某些运用中相对地放松对电源波纹、误差和分配的要求。有时答应电路的电源电压范ECL围可宽至10％。因为差分电路两臂替换作业，电路作业时电源电流基本上稳定（不随逻辑状况改变而改变，也不随作业频率添加而添加），因而能够考虑放宽对电源内阻的要求。
3）速度快。晶体管作业时不进入饱和状况，只作业在线性区和截止区，没有少量载流子的存储现象，开关时刻大为缩短；集电结电容大大减小，RC时刻常数也相应减小，电路的传输延迟时刻就很短；电路的逻辑电平摆幅小（单端小于850mV），在动态转化过程中各个结上的电压改变对结电容（包含寄生%&&&&&%）的充放电时刻很短。
2、ECL 逻辑的缺陷：
1）ECL的缺陷也很明显，那便是功耗大。能够说，ECL 的高速功能是用高功耗为价值换来的。
ECL信号互连
ECL逻辑的凹凸电平之差一般为800mV，其中心参阅电平（共模电压）VBB依据VCC改变，一般为VCC-1.3V。因而，PECL的电平随VCC的不同而不同。如：
PECL：
VBB=5V-1.3V=3.7V，VOH=4.1V，VOL=3.3V；
LVPECL：
VBB=3.3V-1.3V=2V，VOH=2.4V，VOL=1.6V；
VBB=2.5V-1.3V=1.2V，VOH=1.6V，VOL=0.8V；
NECL：（VEE =-5V、-3.3V、-2.5V；VCC=0V），
VBB =0V-1.3V= -1.3V，VOH = -0.9V，VOL =-1.7V。
当然，以上的直流特性仅仅对一般来说，实践上到详细的器材上仍是会稍有不同，同一器材的输入和输出也不一样。在规划的时分，都应该参阅相应器材的datasheet来取得其精确的电气特征。
关于直流特性，还有很重要的一点便是两个ECL器材之间的接口匹配，也便是说，咱们要特别重视Driver的输出是否在Receiver的输入的容差规模之内。咱们称这个容差规模为“接纳窗口”。假如Driver的输出没有落在这个接纳窗口之内，就有或许形成接纳端的误判，然后形成规划上的失利。
因而看两个ECL器材是否能够互连，关于Driver，只需是从DATASHEET中得到其输出高电平VOH和输出低电平的VOL的规模；关于Receiver，只需看其关于接纳窗口的一些目标，分两种状况。
1、单端信号
假如ECL用作单端信号的话（这种状况并不多见），互连剖析得办法与LVTTTL，COMS等单端信号的办法相似。
需求重视的是输入高电平VIH和输入低电平VIL的最大和最小值，VIH的最大和最小值构成了VIH的接纳窗口，VIL的最大和最小值构成了VIL的接纳窗口。如下图：
当Driver的VOH规模悉数落入Receiver的VIH窗口之内，Driver的VOL规模悉数落入Receiver的VIL窗口之内时，能够确保Receiver能够正确接纳Driver的输出，不然会有潜在的互连不正确乃至损坏器材的或许。
2、差分信号
关于差分信号，要重视的目标是输入共模电平VCM和差分信号VDIFF规模。
如某器材的某输进口作业在LVPECL形式下。其目标如下（AVDDH=2.5V）：
那么其接纳窗口如下图所示，图中标出了共模电压为最大或许最小时，其答应的最大单端电压。
只需落在这个规模内的差分信号，即一起满意：
1．输出|VDIFF|大于300mV；
2．输出共模信号VBB坐落400 mV到2000mV之间；
3．输出的单端信号不能超过VCC或许VEE；
满意以上条件的差分信号都能够被正确接纳。能够注意到，假如共模信号被端接到VBB =VCC-1.3V，承受窗口最大。
由上可见，差分信号有比单端信号宽得多的接纳窗口，这也是高速运用中差分信号被遍及选用的原因之一。
