使用Quartus Ⅱ和ModelSim软件,根据EP2C35芯片FPGA开发渠道,经过Verilog-HDL言语,完成了O-QPSK调制解调器的规划.该规划具有结构简略、占用芯片面积少、便于生成IP核等长处.电路与体系的仿真结果表明,所预期的功用均已完成,该办法适合在无线传感器网络及低功耗通讯集成电路规划中使用.
根据FPGA的O_QPSK调制解调器规划.pdf
根据FPGA的O-QPSK调制解调器规划
利用Quartus Ⅱ和ModelSim软件,基于EP2C35芯片FPGA开发平台,通过Verilog-HDL语言,完成了O-QPSK调制解调器的设计.该设计具有结构简单、占用芯片面积少、便于生成IP
声明：本文内容来自网络转载或用户投稿，文章版权归原作者和原出处所有。文中观点，不代表本站立场。若有侵权请联系本站删除（kf@86ic.com）https://www.86ic.net/bandaoti/194540.html
