作者 / 何广 电子科技大学微电子与固体电子学院（四川 成都 610054）
跟着工艺水平的进步，MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor，即金属-氧化物半导体场效应晶体管)阈值电压的失配常数Avt越来越小，电流源之间的匹配程度越来越高，可是跟着DAC(Digital to Analog Converter，即数模转换器)分辨率的进步， DAC对电流源差错的要求越来越高[1]。其间阈值电压失配不只与Avt有关，因为阈值电压的温度系数存在，DAC作业时片上不同方位的温度改动会导致阈值电压和迁移率跟着温度发生改动，因而引进新的阈值电压失配，从而导致了新的电流源失配问题。
现有的文献[2]提出了根据幅值差错和动态差错的前台校对算法，处理了因为工艺失配引起的差错，可是并没有处理DAC作业进程中引进的新的电流源失配差错。针对上述存在的问题，为处理DAC作业时分引进的新的电流源失配差错问题，本文供给了一种具有校对功用的分段式电流舵型DAC及其后台校对办法。
1 校对原理
与传统校对算法在DAC作业前对每一个MSB电流源校对不同，后台校对算法在DAC作业时将继续对MSB电流源校对。
如图1所示为本文提出的算法结构示意图，其间包含开关挑选器电路，译码器电路。延时单元电路，比较器电路，锁存器电路，移位寄存器电路。传统12位电流舵DAC的高位电流源阵列包含63个MSB电流源，后台校对则共有64个MSB电流源，剩余的一个电流源是为了在不影响DAC正常作业的条件下用于校对。校对中心电路为104开关挑选电路以及107开关挑选地电路，挑选电路每隔一个周期挑选一个闲暇的电流源校对，校对为自校对[3]，即每个电流源均装备一个校对阵列，用逐次迫临的办法将每个电流源的电流巨细校对到1/8LSB之内。
图1 DAC电路结构图
本文供给的校对算法为后台实时校对，其校对原理为：使用榜首开关挑选电路104操控高位电流源阵列中的高位数据开关阵列，使用第二开关挑选电路107操控高位电流源阵列中的挑选开关阵列，挑选出一个电流源单元进行校对，其他电流源单元继续作业;一个校对周期后挑选另一个电流源校对，原被校对电流源切换到作业状况，每次校对进程校对一个电流源，在一切电流源校对一次后，从榜首个电流源开端进行第2次校对。榜首开关挑选电路104和第二开关挑选电路107的挑选输入端输入的挑选信号SEL是由移位寄存器106发生，移位寄存器106每移位一次便顺次挑选出一个不同的电流源单元进行校对，挑选出来的电流源单元经过校对端接到电流比较器112的榜首输入端和电流比较器112第二输入端衔接的参阅电流源比较后经过逐次迫临的办法[4]校对。
图2 开关挑选电路结构图
开关挑选器电路图如图2，其电路结构由二选一电路，反相器，或非门组成。开关挑选器电路107的IN<62:0>接高电平，在校对开端之前第二开关挑选电路107的挑选输入端输入的信号SEL<62:0>悉数置为高电平，此刻二选一电路单元的OUTB=IN，OUTA=0;此刻OUT<0>=0，OUT<1>=IN<0>，OUT<2>=IN<1>，……，OUT<63>=IN<62>，下一个校对时钟沿到来时SEL<0>置低电平，此刻OUT<0>=IN<0>，OUT<1>=0，其他输出不变，又鄙人一个时钟沿到来时SEL<1>置低电平，SEL<0>坚持低电平不变，此刻，OUT<1>=IN<1>，OUT<2>=0，顺次类推在经过63次切换后SEL<0:62>都为低电平，此刻OUT<0>=IN<0>，OUT<1>=IN<1>，……，OUT<62>=IN<62>，OUT<63>=0。
榜首开关挑选电路104的数据输入端的信号IN<62:0>为译码器103的输出，其挑选输.入端的信号SEL<0:62>的切换进程跟第二开关挑选电路107相同。
第二开关挑选电路107和榜首开关挑选电路104的输出同步，第二开关挑选电路107的输出用于赋予高位电流源阵列110的SEL_OUT<63:0>信号值，当SEL_OUT的值为低电平时第N个电流源切换到校对状况，其他正常作业。在一次完好的校对进程中，从榜首个到最终一个顺次校对，当SEL<62:0>悉数切换到低电平时一切电流源完结一次校对，SEL<62:0>置为高电平，鄙人一个校对时钟沿到来时进行第2次校对。在作业进程中进行校对能够校对作业环境改动引进的失配差错[5]。
详细校对进程：
进程201：译码器103对DAC高位输入码进行温度计译码并输入到榜首开关挑选电路104的数据输入端;第二开关挑选电路107的数据输入端置高电平。
进程202：移位寄存器106的输出操控榜首开关挑选电路104和第二开关挑选电路107的挑选输入端，两个开关挑选电路别离经过两个锁存器操控高位电流源阵列的高位数据开关阵列和挑选开关阵列，挑选一个电流源单元进行校对，其他电流源单元继续作业，其间被校对电流源单元接到校对端衔接电流比较器的榜首输入端，其他电流源单元接到输出端。
进程203：将被校对电流源单元中的高位电流源与参阅电流源比较，其间参阅电流源巨细为低位电流源电流值巨细的256倍。
进程204：判别被校对电流源单元的高位电流源与参阅电流源的电流之差是否在预订精度内，假如在预订精度内则鄙人一个校对周期回来进程202挑选下一个被校对电流源单元;假如没有则继续进程205。
进程205 当被校对电流源单元中的高位电流源电流大于参阅电流源电流时，经过被校对电流源单元中的校对电流源抽取被校对电流源单元中高位电流源的一部分电流，当被校对电流源单元中高位电流源的电流小于参阅电流源时，经过被校对电流源单元中校对电流源给被校对电流源单元中的高位电流源补电流。
进程206：将经过进程205增减电流的被校对电流源单元中的高位电流源与参阅电流源比较，判别其电流之差是否在预订精度内，假如在预订精度内则鄙人一个校对周期回来进程202挑选下一个被校对电流源单元;假如没有则回来进程205对被校对电流源单元中的高位电流源再进行加减电流操作。
校对进程与传统的前台校对不同的是，校对是在DAC作业进程中继续的，这样能够把DAC作业中发生的差错校对回来。因而，在这种校对算法下，电流舵DAC的功能能够得到明显进步。
2 建模成果验证
在matlab中将一切开关的动作逐个分化，将每个电流源的作业形式逐个画出，最终将一切的成果相加。其间当译码的成果从0变成1时，该电流源开端树立，从1变成0则马上关断降为0，码值不变时输出坚持不变。电流源树立进程的电流值如下列公式给出[6]：
(3.1)
每一个电流源的电流巨细与时刻的联系如上，其间参加的非抱负要素包含：与时刻相关的起伏差错;时序差错;以及时刻常数。最终得到的DAC输出为一切LSB电流以及MSB电流之和。将DAC输出成果做FFT剖析得到DAC的动态功能。
经过matlab验证得到校对前和校对后12位DAC动态功能别离为图3和图4。
图3 校对前SFDR 图4 校对后SFDR
从成果能够看出12位200MHz电流舵DAC在输入信号频率为20.3125MHz的条件下，校对后的SFDR比校对前进步了12dB。
3 定论
使用现有的DAC模型，并参加一个与时刻相关的起伏差错变量，经过matlab建模验证，本文提出的校对算法能够有用的进步12位电流舵DAC的SFDR。
参 考 文 献
[1] 薛晓博，何乐年，高速高精度电流舵数模转换器要害规划技能的研讨与完成 2014 34-40
[2] 韩军明 带数字校对的12bit 200MHz DAC研讨与规划 2015 57-65
[3] Yonghua Cong Randall L. Geiger .A 1.5-V 14-Bit 100-MS/s Self-Calibrated DAC [J]. IEEE Journal of Solid-State Circuits, 2013:1-10
[4] 杨海峰，程龙，一种用于高速高精度DAC的数字校准办法[J].复旦学报(自然科学版)，51(1)，2012
[5] C.B. Maruthi, Dr. S. Dasgupta. A 1.2 Volt, 90nm, 16-Bit Three Way Segmented Digital to Analog Converter (DAC) for Low Power Applications [C]. ISQED, San Jose, 2009: 447-450
[6] Tao Chen, Student Member, IEEE, and Georges Gielen, Fellow, IEEE. The Analysis and Improvement of a Current-Steering DAC’s Dynamic SFDR—II: The Output-Dependent Delay Differences
