ScopeArt按语：
又是一个和探头，接地相关的实在调试事例!
有些电路原本没有问题，衔接上探头就有问题了;有些电路原本有问题，接上探头又没有问题了。两种状况下的本源或许大不一样，但必定是有一个没有被挖出来的本源。
来自西门子公司的李工和R&S的李工一同，追根溯源，搞理解了本来问题出在晶振的“来料不良”上。这令我想起有位老收购说的：最简略出问题的物料就三样：电源，晶振和接插件。在发现问题的进程中，咱们可以看到示波器作为“工程师的眼睛”的价值。
2014年7月份，咱们启动了电能质量高端设备开发项目。这个项目的技能需求是采样点多，数据率高，算法杂乱，数据存储量大，网络接口多，高档运用多等。面对这样的状况，咱们经过很多剖析和评价，决议新构建硬件渠道来满意产品需求。经过对多家处理器进行剖析̖ 比对，终究一个全新的硬件架构出炉了：以双核CPU配上FPGA，Switch，DOM盘等来完结数据获取，传输，核算，存储，通讯等功能。经过一番尽力，很快咱们的板卡打样回板，并完结了SMT，正式进入软硬件调试阶段。在完结小体系(CPU，DDR，Flash等)首要器材测验后，咱们进入小体系外围器材的开发环节，在做SATA-DOM盘测验时，发现了DOM盘无法衔接的问题。在软件工程师的合作测验下，很快定位出是差分晶振输出给CPU的差分LVDS参阅时钟未能安稳确定，导致控制器无法正常作业。在公司内部寻觅测验高速信号的示波器，发现底子都是带宽很低的示波器，且不配有有源差分探头，底子无法看到波形，然后无法判别是原理规划问题，仍是PCB，或器材焊接及其它问题，项目就此卡住了。接下来便是一顿满地找能用的示波器进程了，那个汗啊!
真是赶巧，咱们公司早预备装备高端示波器了，因为收购流程很长，一向处于在Tek，R&S，Agilent三家联络和产品评价中。经过咱们的收购很快联络上这三家公司的出售，R&S是在联络之后，以最快的速度，首先给咱们发来测验示波器样机的厂家，正是雪中送碳，久旱逢甘霖啊!拿到示波器测验样机的当天，我就快速拆封上电，预备信号测验了。因为之前一向用别的两家的示波器，初始运用R&S的示波器，其软件界面及操作按钮均不是很熟悉，操作起来相对生涩。经过简略探索后，底子能做简略测验了，可是要进行高速信号丈量还不能快速搞定，只能求助技能支持了。经过收购顺畅联络上出售工程师-杨毓，在其帮忙下，又快速联络上了技能支持工程师-李星。在李工的长途帮忙下，很快可以进行高速信号丈量，并抓到了时钟波形。李工忧虑我这边搞不好，又在第二天上午赶到咱们公司，进行现场训练辅导。依据抓到的时钟波形，咱们打开全面剖析，李工深沉的技能知识，对我这个怪异问题的剖析供给了重要思路。
先是原理剖析，开端结论是：硬件原理规划上不存在太多的问题。这是一个LVDS时钟晶振发出差分LVDS 时钟后，经过沟通耦合连到CPU侧(图)。
原理上找不到问题，只能集中精力丈量波形并进行具体剖析了。经过R&S示波器，用有源差分探头(图1)和有源单端探头在CPU侧来捕获时钟输出波形(图2)。
图1差分探头测得图
图2单端探头测得图
从图可知：时钟质量在CPU端差，信号差分摆幅不行，并且共模电压超出范围，且波形畸变严峻。CPU侧的PLL针对这个输入时钟信号无法确定，也是理所但然的。莫非是PCB规划有问题?PCB走线的截图如下：
图中：U2为差分晶振，晶振反面的C101和C102为沟通耦合电容。PCB的走线为：线宽8mil，线距离16mil，差分等长控制在5mil，总线长1550mil(小于器材材料的2000mil)。
再仔细剖析PCB规划，满意器材材料的布局布线要求，且也契合多年高速规划经历。理论上应该不存在问题，怎样会有这么古怪的波形呢?莫非是CPU负载侧有问题?联络CPU的技能支持，经过对原理图和PCB剖析，很快得到一些或许存在问题的信息：结尾跨接电阻是否焊接，芯片接地是否正确等等。经过试验，顺次扫除这些要素。
那么此刻，只能进行全面信号丈量具体剖析了。首先是晶振外围电路丈量。运用R&S的示波器，挑选沟通耦合丈量方法，发现晶振的供电电源纹波很大，3.3V直流电的纹波到达100mv左右，因为这个供电来自DC/DC电源，存在这么大的纹波有或许导致晶振输出反常。飞线取LDO输出的3.3V(承认纹波小于10mv)，再次测验发现PLL仍然不能确定，CPU侧测验波形仍然不契合LVDS信号规范。可是在丈量进程中偶尔发现一个反常，便是用R&S单端无源探头来丈量晶振输出侧的信号电压时，发现PLL居然锁上了。此刻是将单端探头的接地线接在LVDS信号的负端，探针顶住信号正端。这是个什么状况，百思不得其解啊……彻底推翻了咱们的认识了。现在开端置疑，该差分晶振是否存在质量问题。
那么接下来针对晶振，依据器材供给的厂家材猜中描绘的测验方法进行裸片供电丈量。其图纸：(图3)
图3 引荐测验电路
将晶振直接飞线供上3.3V的电，断开现有负载，在差分PN信号间跨接100欧电阻，再进行信号丈量，发现晶振输出的确有问题，其差分信号和单端信号输出摆幅小，信号畸变严峻(与图1和图2相似)。由此，底子可以得出结论：那便是晶振经过非正规途径购买的，其质量之差，唉，无语啊! 依据上述测验状况，这儿总结了有两个问题，别离拟定验证处理计划：
• 经过正规渠道，再购买差分晶振，预备测验;
• 剖析为什么在R&S示波器无源探头地线接到差分信号负端的状况，能使信号质量改进;
针对计划二，模仿探头标明的电阻，电容散布参数，又进行了一些试验：例如负端飞线，经过串联电阻，电容等方法接地，均无法匹配探头底线接触的现象。后来仔细剖析发现，我的单板供电直流稳压电源的输出电压的地线与市电电力线未共地(图4)，即图中虚线未衔接。此刻，用万用表测验示波器探头的地线与直流源(-端)输出的GND 之间，发现有个很小的电压压差。
图4 测验组网图
当完结Earth共地后(接上虚线)，选用下图5组网测验，此刻PLL仍无法锁存，再用示波器探头的地线衔接差分信号负极时，PLL也无法确定了。
图5 工地测验组网图
由此可见，这个问题与示波器及探头自身没有联系。经过剖析发现：因为探头地接的是电力线准大地，与稳压电源输出地之间是浮空联系，存在一些电压差。此刻得出结论，在当时不良的晶振负端接入某个起伏的直流电压时，相当于提高了差分晶振输入的共模电压，必定程度上改进LVDS信号的质量。因而，做了别的一个试验，经过将差分晶振负端飞线到1.2V电压上(图6)，人为供给1.2V共模电压，这时发现PLL确定成功，DOM盘正常作业了。
图6 差分信号负极飞线测验图
此刻用有源差分和有源单端探头测得波形：
图7 有源差分探头测得图
图8 有源单端测得图
从上两张图可得：虽然PLL确定了，可是还能看出P，N信号不是180度穿插的，共模电压也不对，可是此刻的差分信号摆幅够大见图7，可以使LVDS的PLL作业。针对第一种计划，咱们收购到了台湾某家公司的差分晶振，焊接完后，SATA-DOM直接就能安稳作业了，进一步验证了初始运用的差分晶振是存在质量问题的。当然，针对新的差分晶振，咱们也进行 了具体的波形测验图9和图10，发现目标与器材材料共同，且契合LVDS 信号规范。且针对DOM盘进行读写文件压力测验，到目前为止作业正常，这个问题也得到了满意的处理。
图9 有源差分探头测得图
图10 有源单端测得图
在整个问题定位处理进程中，R&S示波器的确起到了”工程师眼睛”的效果，对高速被测信号的精确丈量，并拿到想要的波形，给咱们剖析问题供给了有力的依据，便利快捷的窗口界面接触操作，大大提升了丈量的速度。一起，感谢杨毓和李星的大力支持。
