您的位置 首页 测评

ISE时序束缚笔记4——Global Timing Constraints

问题思考在这个电路中哪些路径是由OFFSET IN 和 OFFSET OUT来约束的?问题解答:——OFFSET IN:PADA t

  问题考虑

  在这个电路中哪些途径是由OFFSET IN 和 OFFSET OUT来束缚的?

  

点击看大图

 

  问题解答:

  ——OFFSET IN:PADA to FLOP and PADB to RAM

  ——OFFSET OUT:LATCH to OUT1, LATCH to OUT2, and RAM to OUT1

  问题考虑

  下面给出的体系框图里,你将给出什么样的束缚值以使体系可以跑到100MHz?

  ——假定鄙人面的器材之间没有时钟偏斜

  

点击看大图

 

  问题解答:

  PERIOD = 10 ns , OFFSET IN (BEFORE) = 7 ns and OFFSET OUT (AFTER) = 8 ns

  

点击看大图

 

  小结

  1. 功能希望和时序束缚相关联

  2. 周期束缚掩盖同步单元之间的延时途径

  3. OFFSET束缚掩盖从输入管脚到同步单元和从同步单元到输出管脚之间的延时途径

声明:本文内容来自网络转载或用户投稿,文章版权归原作者和原出处所有。文中观点,不代表本站立场。若有侵权请联系本站删除(kf@86ic.com)https://www.86ic.net/ceping/116912.html

为您推荐

联系我们

联系我们

在线咨询: QQ交谈

邮箱: kf@86ic.com

关注微信
微信扫一扫关注我们

微信扫一扫关注我们

返回顶部