1 简易数字存储示波器的组成结构
经过对简易存储示波器的功用分析，能够得到其组成结构如图1所示。整个体系由操控器模块、人机界面接口、信号输入通道、信号显现模块和数据通信接口组成。由于篇幅所限，本文仅介绍操控器模块的规划。
2操控器模块规划计划
一般来说，操控器模块应该具有以下一些主要功用：在满意触发条件时能发动对被测信号进行收集、存储、显现；
依据被测信号的频率规划确认相应的采样速率；
在对存储的信号进行显现时，能够挑选一个适宜的速率将存储的信号数据读出并康复为模仿量；
为了使得A／D在适宜的模仿输入信号起伏下进行转化，应能依据笔直灵敏度的要求挑选信号调度电路的增益。
能完结上述功用要求的操控器能够有如下3种计划供挑选：
(1)用大规划集成电路完结，例如杂乱可编程逻辑器材CPLD；
(2)用单片机完结，例如现在盛行的MCS-51系列单片机；
(3)用单片机和杂乱可编程逻辑器材一起完结。
在上述3种计划中，计划(1)可编程逻辑器材作业速度快，为ns量级，能够满意规划对最高采样速率的要求，可是硬件量大，规划杂乱且难度大，调试进程繁琐。计划(2)的长处在于体系规划较小，有必定灵活性，但不适宜于调查高速信号或杂乱信号。但由于单片机的作业速度取决于其机器周期，现在12 MHz时钟单片机的机器周期为1μs，在采样速率不是太高的状况下，完全能够满意要求。计划(3)是在单片机的办理下，由杂乱可编程逻辑器材CPLD完结高速操控效果，例如对高速信号的收集和存储，而单片机则完结对CPLD及整个简易数字存储示波器的办理。在这里，本着经济实用的准则，而选用计划(2)。
3操控器模块硬件规划
依据操控器的功用，操控器模块应当是以单片机为中心的一个单片机最小体系，本规划选用的单片机是89C52。89C52单片机最小体系主要由8 kB的RAM、地址译码电路、时钟电路、复位电路等几部分组成，其电路原理如图2所示。图中，74HC373为地址锁存器，用于锁存地址信号线的低8位地址；6264为8 kB的数据存储器，用于对信号采样数据进行存储，因而需求13根地址线进行寻址；74HCl38则为译码器，选用全地址译码办法，译码输出用于选通各个相应芯片并在单片机的效果下进行相关操作。
片外扩展RAM单元与接口电路的地址分配如下：
6264的存储空间为：0000H～1FFFH。
D／A转化接口电路的片选信号：Y轴：2000H～3FFFH；X轴：4000H～5FFFH。
D／A转化接口电路数据传输选通信号(XFER)：6000H～7FFFH．
增益挑选信号锁存器选通信号：8000H～9FFFH。
扫速挑选信号锁存器选通信号：0A000H～0BFFFH。
4操控器模块软件规划
在软件中，为了使程序简练、运转牢靠，选用自顶向下的编程办法，充沛利用体系的中止功用，充沛运用子程序。
5 结 语
本规划是针对被测信号的频率较低的状况进行的，操控器模块以单片机为中心，缩小了体系规划，降低了体系本钱，并具有必定的灵活性。
