通常情况下，时钟的分频在FPGA规划中占有重要的位置，在此就简略列出分频电路规划的考虑思路。
偶数分频电路：
假如要进行N倍偶数分频，可有待分频的时钟触发计数器，当计数器从0计到N/2-1时，输出时钟进行翻倍，并给计数器一个复位信号，使得下一个时钟从零开始技能，以此循环下去。
奇数分频电路：
奇数分频电路常用的是错位“异或”法的原理。如进行三分频，通过待分频时钟的上升沿触发计数器进行模三技能，当计数器计数到附近值进行两次翻转。比方计数器在计数到1时，输出时钟进行翻转，计数到2时再进行翻转，即在附近的1和2时间进行两次翻转。这样完成的三分频占空比为1/3或2/3.假如要完成占空比为50%的三分频时钟，可通过待分频的时钟上升沿触发计数器和下降沿触发计数器进行三分频，然后将上升沿和下降沿发生的三分频时钟进行相或预算，即可得到占空比为50%的三分频时钟。
错位“异或”法推行：
关于完成占空比为50%的N倍奇数分频，首要进行上升沿触发的模N计数，计数到某一选定值时，进行输出时钟翻转，然后进过（N-1）/2再次进行翻转得到一个占空比非50%的技能分频时钟。再者一起进行下降沿触发的模N计数，到和上升沿触发输出时钟翻转选定值相一起，进行输出时钟翻转，相同通过（n-1）/2时，输出时钟再次翻转生成占空比非50%的奇数N分频时钟。两个占空比非50%的时钟相或运算，得到占空比为50%的奇数N分频时钟。
