运用双向串联点对点传输，它可供给与FSB附近的Latency，可让软件及操作体系管理，而且针对部份Streams(Threading、ISOC、LT/VT)及out of order requests作出了优化，单向最高速度暂定为6.4GT/s，双向最高速合共10.8GT/s，比较AMD选用的Hyper-Transport 3.0的速度更高。
QPI最大的改善是选用单条点对点形式下，QPI的输出传输才能十分惊人，在4.8至6.4GT/s之间。一个衔接的每个方向的位宽可所以5、10、20bit。因而每一个方向的QPI全宽度链接能够供给12至16BG/s的带宽，那么每一个QPI链接的带宽为24至32GB/s。(不过，这仍是差劲于AMD的Hypertransport3—单条衔接最大传输带宽能够到达45GB/s，但咱们信任未来英特尔仍会对QPI进行进一步提速改善。)在前期的Nehalem处理器中，Intel估计运用20bit的链接位宽，大约能供给25.6GB/s的数据传输才能。这个数字是Intel在上一季IDF中发布的。举例来说，在X48芯片组中，FSB的速度为1600MHz，这是现在为止标准最高的FSB总线了。不过开始的QPI总线具有25.6GB/s的吞吐量，这个值相当于1600MHz FSB带宽的2倍。
此外，QPI另一个亮点便是支撑多条体系总线衔接，Intel称之为multi-FSB。体系总线将会被分红多条衔接，而且频率不再是单一固定的，也无须如曾经那样还要再经过FSB进行衔接。依据体系各个子体系对数据吞吐量的需求，每条体系总线衔接的速度也可不同，这种特性无疑要比AMD现在的Hypertransport总线更具弹性。
例如，针对服务器的Nehalem处理器将具有至少4组QPI传输，可至少组成包含4枚处理器的4路高端服务器体系(也便是16枚运算内核至少32线程并行运作)。而且在多处理器作业下，每颗处理器能够相互传送材料，并不需经过芯片组，然后大幅提高全体体系功能。跟着未来Nehalem架构的处理器集成内存操控器、PCI-E 2.0图形接口甚至图形中心，QPI架构的优势将进一步发挥出来。
为了下降QPI总线的推迟，Intel打算在4路处理器以上的体系中运用一种叫做张贴缓存的技能。它主要是依靠更大容量的二级高速缓存来存储南桥和北桥的数据，使处理器不必重复经过QPI总线来读取南北桥信息。一起，为了更高提高数据处理功率，英特尔还将在处理器内部集成内存操控器(IMC)。QPI和IMC结合，能够让Intel更轻松地扩展多路体系和高功能核算(HPC)使用，而Intel现有的处理器架构更重视于指令履行引擎和缓存架构，以便在单线程使用中提高功能，导致双路服务器渠道功能受限，也无法在对内存带宽需求甚高的HPC中发挥作用。关于第一代选用QPI总线的Nehalem Xeon来说，集成了3通道的DDR3内存操控器，这样在调配DDR3 1066的情况下，每个处理器自己就能得到25.6GB/s的内存带宽，大概是现在Tigerton体系的5倍，而且这个带宽数量跟着处理器插座的增加而增加，关于四插座体系，总的带宽将增加到恐惧的102.4GB/s。强壮的内存功能将确保即便每个插座上边选用8中心的处理器，内存带宽也不会成为功能发挥的瓶颈。需求阐明的是在QPI中，关于四路体系来说，任何两个处理器之间都能够直接通讯，这样，一个处理器能够很便利的访问到其他处理器操控的内存，这能够大大提高功率。别的，因为在QPI体系下不同处理器能够直接通讯，同步缓存称为很便利的作业，再也不必经过北桥的内存读写来进行了。
结语：
跟着QPI的正式推出，英特尔主导的QPI及AMD的HT 两大未来总线体系将会正面抵触。为了让多中心的体系更高效的作业，咱们信任往后的芯片组会愈加杂乱，多条体系总线衔接才是往后体系总线开展的王道。需求阐明的是，英特尔在季秋IDF是已经在展现了能够作业的、首个选用QPI互联架构的Nehalem渠道。咱们有理由信任，QPI将突破内存功能带来的樊篱，完成功能的新腾跃。
