您的位置 首页 解答

简述颤动丈量的基本原理

近年来,抖动(Jitter)已经成为通信工程师非常重视的信号特征。在数字系统中,时钟频率正在变得越来越高。随着速率的升组,在上升沿或…

  近年来,颤动(Jitter)现已成为通讯工程师十分重视的信号特征。在数字体系中,时钟频率正在变得越来越高。跟着速率的升组,在上升沿或是下降沿哪性是细小的改变也变得越来越重要。由于时钟或数据的颤动会影响到数据的完整性、树立时刻和坚持时刻。而且在考虑信号速率与传输间隔之间的折中时,颤动也成为有必要考虑的要素。

  颤动会使数字电路的传输功用恶化,由于信号上升沿或是下降沿在时刻轴上的正确方位被替代,在数据再生的时分,数据比特流中就会引进过错。在兼并了缓冲存储器和相位比较器的数字外表中,由于数据溢出或是损耗,过错就会引进到数字信号中。此外,在数模改换电路中,时钟信号的相位调制会使康复出的采样信号恶化,这在传输编码的宽带信号时会形成问题。

  信号完整性

  跟着速度的添加,今日的高速I/O规划正在更富应战性。规范要求在物理层有10–12的误码率。跟着UI(单元空隙)越来越小,要保持它并供给满足的裕度就越来越困难。其内涵意义便是,器材级的颤动有必要持续减缩。

  曩昔8年多以来,跟着晶体管价格的跌落,通讯职业挑选将自己的资金投在硅片上去完结更高的速度,而不是投于构成通讯信道的电缆或PCB(印刷电路板)资料。今日硅片完结的功用包含发射器端的预加强和FEC以及接收器端的自适应均衡等,用于补偿信道中的环境性改变。别的,有些客户期望将BER改进到10–15或10–17,这样就能够抛弃FEC等功用,然后有或许削减功耗

  改进裕度的一个办法是尽量减小发射器的颤动。他说,颤动的一个首要来历是发生时钟信号的RO(环形振荡器)PLL(锁相环)中运用的VCO。他以为,ROPLL计划很有用,由于它为客户供给了频率设定上的灵活性。但ROPLL遭到其相位噪声的约束,相位噪声会转换为随机颤动。为防止这种状况,Altera在其StratixIV器材上为其高功用PLL供给了一个依据LC的振荡器,替代ROPLL,供给低得多的噪声与颤动。

  功率完整性

  Altera特性描绘小组的司理BozidarKrsnik称:”除了应对信号完整性的应战以外,咱们还要把很多精力花在功率完整性问题上。客户要求更低功率。经过可编程电源技能等立异,能够在电源裕度减缩时剖析和确认电源的功用和效果。”

  Krsn功率应战对FPGA特别明显,客户能够在FPGA结构中为所欲为地做东西。他们能够构建出一些极不寻常的最差状况,涉及到电源能级、时钟频率以及器材编程形式。

  丈量

  许多测验作业都是由DanielChow担任的,他从2003年起便是Altera的高档技能人员。Chow带领一个团队,确认StratixIV的串行总线收发器的功率完整性和信号完整性,重点是颤动的丈量。

  为了确认高速串行收发器的特性,Altera工程师规划了七种类型的特性板(表1)。选用这些电路板,工程师能够运用到FPGA的一切管脚,包含需求为器材各个子体系供给电源的电源脚。

表1.用于StratixIV的特性板

  有些功用出现在不止一块电路板上,特别是功率完整性,由于功率会影响到一个器材的方方面面。别的,假如Chow不信任某块电路板测得的成果,他能够让一名工程师用另一块板作重复测验。

  一块能做功率完整性的特性板为FPGA中心、I/O信号、PLL、差分时钟和高速串行收发器供给一个PDN(功率分配网络)。图1表明了一块特性板,工程师用它确认功率完整性和收发器信号完整性。(此为表1中的1号板)。

图1.一块StratixIV信号完整性特性板包含供给对FPGA高速I/O端口接入的SMA连接器

  图2是测验I/O端口信号完整性和功率完整性的一个典型装备。信号发生器和示波器等测验仪器连接到StratixIV特性板上,供给鼓励与丈量功用。

图2.这是典型的测验设置,显现了用于测验StratixIV上I/O端口信号完整性和功率完整性的仪器。特性板为工程师供给接入StratixIV及其收发器的办法。

  为什么一个特性板需求每个FPGA功用的独立PDN输入。依据客户的运用与需求,FPGA或许以最佳功用运转,一切电源层都相互阻隔,但这样做并非总有经济可行性。咱们有必要向客户引荐,FPGA哪些部分能够同享电源资源。期望了解电源资源的何种组合能够影响到信号完整性。

  工程师们在用StratixIV作规划时或许需求将电源与器材收发器缓冲和PLL阻隔开来。Chow指出:”假如电源上有太多动作,就不能永久同享一个电源。电源结构对客户运用和需求有很深的依靠;咱们的作业是找到不同电源结构之间的折衷。”

  Altera工程师还确认了StratixIV器材在更宽DC电压规模内的特性,其规模宽于公司对客户的主张规模。他们在0.9V至1.4V电压下测验收发器,然后发布的主张规模为1.15V至1.25V,他们还对广泛温度规模和各种半导体工艺旮旯测验了StratixIV.

  信号完整性在串行链路中很重要。Altera信号完整性特性板的制作选用了工程师们能找到的最精细PCB资料和SMA连接器。为什么要这么做?由于他们有必要尽或许减小走线和连接器或许添加的电压损耗和颤动,这样成果才干代表器材的固有特性。注目的1中SMA至FPGA的间隔改变。工程师们用最短走线的SMA连接器,在无电力线噪声环境下测验收发器,尽或许削减了信号的退化问题。

  在一个安静无扰的环境下作测验,Altera工程师能了解到一个器材的最好功用水平,但供给的不是实在功用数据。客户运用器材中心、逻辑和I/O部分的办法影响着收发器的功用,特别是在高数据速率下。因而,Altera工程师们有必要确认器材在各种作业装备下的功用。

  开端时,公司的特性描绘工程师并没有简略地去运用每个门和I/O脚。那是一种不切实际的办法,由于没有客户会用到一片FPGA中的每只晶体管。每个客户运用FPGA的办法都不相同。所以,咱们会从客户取得样品规划,了解他们运用咱们器材的办法

  收发器运转今后,工程师们就开端检查FPGA的I/O脚,一起检查其对PDN和信号完整性的影响。然后,他们接通中心与逻辑部分的电源,并检查收发器的信号。工程师每接通器材一部分的电源,就检查一次功率完整性,检查噪声和电压骤降状况,它们对PLL和信号颤动都有很深入的影响。

  Chow作业的中心便是研讨颤动,以及确认其特性。他说:”十年前,咱们不知道今日所了解的颤动。咱们不知道TJ(总颤动)、RJ(随机颤动)、DJ(确认性颤动)、PJ(周期颤动)或ISI(符号间搅扰)。跟着FibreChannel和XAUI的有用,咱们开端了解颤动。MikePengLi第一个懂得,当你规则BER时,只要TJ起效果。”

  为了丈量颤动,Chow和其它Altera的工程师选用了一系列仪器,如来自Agilent技能公司、LeCroy公司和Tektronix公司的实时示波器与采样示波器。在实验室中,工程师还运用Agilent公司的频谱剖析仪和Agilent公司与SynthesysResearch公司的BERT(误码率测验仪)。

  他指出,示波器是在时域丈量颤动,频谱剖析仪是在频域,而BERT运用数字域。Chow用频谱剖析仪检查PJ,由于这个颤动重量包含有频率,这种仪器能够很简单显现它。他还喜爱用频谱剖析仪丈量RJ,由于它能丈量相位噪声,并将成果转换为RJ.频谱剖析仪还有低的噪声布景,最低为-160dBm,Chow喜爱用它在一个特定带宽下丈量RJ.

  ”RJ正在越变越小”,他说,并指出针对SFP和SFP+收发模块的规范都规则了约800fs的噪声。”对StratixIV器材,客户一般能够预期RJ值在600fs和700fs之间。在实验室中,咱们能够丈量低至400fs的RJ.很少有仪器能丈量低于1ps的RJ.实时示波器才干够到这么低。”图3显现了一台采样示波器上的RJ和PJ,其间RJ=566fs.

图3.在10.3Gbps时,StratixIV的一个串行I/O端口完结了566fs的RJ(随机颤动)。感谢Altera公司供图。

  Chow用一台实时或采样示波器丈量DJ、RJ、PJ和ISI.他用一台10–12BER的BERT丈量TJ.假如一切颤动丈量都正确完结,各颤动重量应近似等于TJ.

  有些时分颤动重量与TJ并不相符。这些矛盾性有时分来历于仪器,这便是为什么咱们有必要知道每台仪器怎么得到颤动成果,包含硬件约束、软件完结、算法和颤动理论。这么做是由于每台仪器都是看到大象的不同部位。当颤动重量不相符时,Chow和他的团队会复核他们的丈量进程,或许要用不同的示波器或时钟康复体系再作测验。

  Chow或许要替换示波器,再作丈量,由于当数据速率添加到8Gbps、10Gbps和11.3Gbps时,每种速率得到的成果都不相同。他表明,10年前也遇到过相同的问题,但时至今日,示波器制作商现已改进了自己的仪器,在数据速率高达5Gbps时,颤动值的不同能够在10%内(参考文献2)。在更高数据速率下,Chow看到不同制作商之间的不同在添加。

  Chow提出了不同的原因:较小的UI,它发生较小的颤动裕度,以及更快的上升与下降时刻。Chow说:”仪器制作商不断劝诫咱们在丈量中需求更多带宽。有些厂家主张说咱们需求50GHz的采样示波器模块,依据经历规律,咱们需求五倍于数据速率的带宽。”但Chow置疑是否真实能在自己的示波器上看到一个10GHz信号。由于PCB走线和连接器都会减缓一个信号的跃变时刻。他指出:”而且设备还十分贵重。咱们的作业是发现要推进的丈量规范,以及真实需求哪种设备。”

  虽然Altera具有了最新的测验设备,但客户一般却不会有。客户会测验验证StratixIV的标准,但他们或许缺少必要的设备。因而,Chow和他的工程师们有必要培训现场运用工程师,告知他们怎么正确地完结丈量。他曾收到现场陈述,说客户用于丈量StratixIV颤动功用的示波器没有满足低的布景噪声。客户会宣称他们得不到与Altera共同的颤动丈量成果;现场工程师有必要解说说这个问题出在测验设备或测验设置,而不是器材上。

参考文献:

[1].PCBdatasheethttp://www.dzsc.com/datasheet/PCB_1201640.html.
[2].SMAdatasheethttp://www.dzsc.com/datasheet/SMA_1054310.html.
[3].SFPdatasheethttp://www.dzsc.com/datasheet/SFP_2043396.html.

声明:本文内容来自网络转载或用户投稿,文章版权归原作者和原出处所有。文中观点,不代表本站立场。若有侵权请联系本站删除(kf@86ic.com)https://www.86ic.net/changshang/jieda/219348.html

为您推荐

联系我们

联系我们

在线咨询: QQ交谈

邮箱: kf@86ic.com

关注微信
微信扫一扫关注我们

微信扫一扫关注我们

返回顶部