摘要：针对微机维护中选用传统的采样办法，采样频率难以主动盯梢被丈量的频率改动而发生改动，必然会导致FFT运算发生差错。本文选用锁相环
同步采样技能完成对微机维护设备中沟通电压、电流信号的频率和相位进行确认，以进步丈量精度和实时性。结合锁相环操控AD7656模数转化芯片的试验，证明整周期同步采样在微机维护设备中的可行性，处理了软件同步采样的实时性差、软件编写杂乱等问题。
微机维护设备广泛地运用于电力系统中，担负着维护电力系统的重要任务，在配电网中还起着测控的效果，怎么精确、实时的丈量电压、电流量直接关系到微机维护设备的功能。因为电网的频率是改动的，并且微机维护设备是作业在毛病状况，N点等距离采样并不能恰好使每一点处在一个整周期内，必然形成丈量的差错。选用传统的办法，采样频率难以主动盯梢被丈量的频率改动而改动，必然会导致FFT运算发生差错。这种差错来源于非整周期采样引进的窗切断，这样FFT就不能算出各次谐波重量的精确值。因而，本文提出选用锁相环同步采样技能完成对微机维护设备中沟通电压、电流信号的频率和相位进行确认，以进步丈量精度和实时性。
1 同步采样的分类
削减和消除同步差错的办法是选用同步采样技能，同步采样使每个采样点均匀的散布在一个整周期内。同步采样能够运用软件完成，也能够运用硬件完成。软件完成同步采样，是运用比较器将沟通信号变成方波信号，CPU检测两次上升沿或两次下降沿之间的时刻距离，即一个周期的时刻，然后依据采样点数计算出采样距离，经过软件操控AD采样。尽管运用软件完成同步采样，能够削减硬件的杂乱程度，可是增加了CPU的担负和软件编写的难度，降低了微机维护设备的实时性，一起电网的频率是动摇的，相邻两个周期的频率有不同，也会引起差错。用硬件完成同步采样，硬件相对杂乱，直接操控AD，可是削减了CPU的开支和软件编写的难度，一起从根本上消除因采样不同步而形成的差错。
2 锁相环的作业原理
锁相环的根本组成框图如图1，它主要由鉴相器(PD)、低通滤波器(LF)和压控振动器(VCO)组成。
压控振动器的输出U0反应至鉴相器的输入端，其输出频率的凹凸由低通滤波器上的均匀电压Ud的巨细决议。外部输入信号Ui与来自压控振动器的反应信号U0相比较，发生的差错输出电压Uphi正比于Ui和U0两个信号的相位差，经过低通滤波器滤除高频重量后，得到均匀电压Ud。均匀值电压Ud朝着减小U0和Ui之差的方向改动，直到压控振动器输出频率和输入信号频率共同。这时两个信号的频率相同，两相位差坚持稳定即相位确认。当锁相环入锁时，在必定规模内具有“捕捉”信号的才能，压控振动器主动盯梢输入信号的改动。
本文运用的是集成电路锁相环CD4046，其内部结构如图2所示。主要由相位比较器I和Ⅱ、压控振动器(VCO)、线性放大器、源跟从器、整形电路等部分构成。相位比较器I选用异或门，即两个输入端信号的电平相异时，输出端信号(管脚2)Uphi为高电平;反之，输出为低电平。当两个输入信的相位差在0°-180°规模内改动时，Uphi的脉冲宽度也随之改动。相位比较器Ⅱ对输入信号占空比的要求低，答应输入非对称信号，具有很宽的频率捕捉规模，并且不会确认输入信号的谐波。相位比较器Ⅱ供给数字差错信号和确认信号两种输出，进入确认状况时，两个输入信号之间坚持0°相移。
%&&&&&%锁相环CD4046选用的是RC型压控振动器，需求运用外接电阻R1和电容C1作为充放电元件。当锁相环对输入的盯梢信号的频率宽度有要求时，还需求外接电阻R2。压控振动器VCO的振动频率取决于外接电阻R1、R2、电容C1及压控振动器的操控端(管脚9)。依据公式(1)和(2)能够计算出压控振动器的大致作业规模，外接电阻、电容可参阅在以下规模内：当VDD大于或等于5V时，C1大于等100pF;R1、R2、R3大于等于5 kΩ，小于等于1 MΩ，详细的电阻、%&&&&&%值还需求经过试验来确认。
3 锁相环与AD7656采样电路的规划
本设备需求收集12路模拟信号，包含：3路维护/丈量用电压，1路零序电压、1路线路抽取电压、3路维护用电流、3路丈量用电流和1路零序电流。一块AD7656只能一起收集6路模拟信号，因而，需求2块AD7656。一起CPU的引脚有限，为了削减占用CPU的资源，选用串行办法SPI读取AD7656中的数据，多块AD7656能够选用菊花链的办法级联在一起。如图3所示，两块AD7656之间经过一路SPI级联，CPU从DOUTA管脚读取采样后的数据;锁相环操控AD的CONVST管脚发动采样;CS为片选信号，低电平有用，能够直接接地，使AD一向处于选中状况：SCLK是CPU为AD供给的时钟信号。
3.1 信号调度电路
如图4所示，榜首级运算放大器构成了电压跟从器，减小输出电阻，进步带负载才能;第二级运算放大器构成了反向加法电路，用于调零漂;第三级运算放大器也构成了电压跟从器，减小输出电阻，即减小AD内部的时刻常数，提搞AD的采样频率。一起，U2还经过电压比较器和地电位比较后，输出方波F_IN1，作为锁相环的输入。
3.2 锁相环及倍频电路
如图5所示，分频器选用CD4040，规划时经过跳线T1、T2、T3设置了3个可选的分频倍数，分别为16倍频、32倍频、64倍频。图4(b)的输出信号接入CD4046的14管脚，作为输入信号，4管脚是输出信号，去操控AD7656发动采样。
3.3 AD7656采样电路
如图6所示为AD7656级联电路图，锁相环的输出信号PLL-CONVST操控两块AD7656的21、22、23管脚，一起发动12路收集;CPU作为主机为AD7656的11管脚(AD—SCLK)供给时钟信号。CPU从图6(a)的管脚7(DATA—OUTA)经过SPI读取数据;图6(a)的12管脚与图6(b)的管脚7衔接，完成两块AD7656的级联;经过判别AD7656的18管脚(AD—BUSY)来提示CPU读取转化数据。
4 试验成果
如图7(a)-(c)所示为倍频采样脉冲信号，上半屏为工频50 Hz的方波信号，下半屏为倍频后的采样脉冲信号。图7(a)为16倍频采样脉冲信号，图7(b)为32倍频采样脉冲信号，图7(c)为64倍频采样脉冲信号。从图中能够发现，运用锁相环CD4046和分频器CD4040完成了硬件同步采样。一起，采样脉冲的波形在上升沿后有一个下降的进程，因为AD7656是上升沿触发采样，因而并不影响AD7656发动采样。
5 结束语
根据锁相环的同步采样技能，处理了软件同步采样的实时性差、软件编写杂乱等问题。在微机维护设备中，完成了等周期同步采样，进步了沟通电流、电压参数的丈量精度和时实性。此外，该办法还能够运用于其他沟通采样算法，比方电能质量监测、毛病录波等，具有实用价值。
