STM32的二乘二取二的光通信体系规划

导言

跟着轨迹交通列车速度的不断进步，对轨迹交通的安全性和可靠性提出了更高的要求。而传输设备在轨迹交通体系中起到了不行代替的效果，进步传输设备的安全性，对轨迹交通体系起着至关重要的效果。传输设备的主机单元要求选用双机热备结构或二乘二取二结构。二乘二取二计算机联锁体系比双机热备计算机联锁体系具有更高的安全性。

现在，很多站间传输设备的CPU选用的是Intel 51系列芯片或许。x86系列PC兼容机，而ARMv7系列中Cortex—M4内核在嵌入式体系中运用愈加广泛。意法半导体公司STM32是以Cortex—M3处理器为内核的，该处理用具有门数目少、中止推迟短、调试成本低的特色，是为要求有快速中止呼应才能的深度嵌入式运用而规划的，STM32从性能到片上资源都比原传输设备的CPU更具有竞争力。综上，选用STM32作为各个板块的CPU，要点对依据STM32的二乘二取二体系进行规划。

1 光通讯传输设备方位及效果

依据光通讯站间安全信息传输设备是以计算机技能和光通讯技能为根底，运用光纤或光通道替代传统的电缆或架空明线作为站间信息的传输前言，一起选用信息安全传输确保技能构成的铁路站间信息安全传输的专用设备。传输设置体系组成如图1所示。

该规划结构运用于新传输设备的主控单元模块，即图1中主控单元1和2部分。主控单元首要完结逻辑处理和体系操控作业;通讯及接口单元首要完结数据的收发;I/O接口单元要完结站间信息的收集与驱动。

2 二乘二取二安全体系规划

体系选用模块化规划，整个体系分为5大模块：主控板、通讯板、收集驱动板、网络接口板和电源板。其间，参加中心运算的主控板、通讯板和收集驱动板选用二乘二取二结构规划，其他板选用单CPU结构。“二乘”结构中具有两套安全相同的二取二体系，体系1为主系作业，体系2处于热备冗余状况。两个体系具有完全相同的硬件结构。开机时，两个体系一起独登时作业。两个体系都正常的状况下，体系1作为主系，体系输出为体系1的输出。假如体系1发生毛病，则切换体系2为主系作业体系，体系输出为体系2的输出，体系1陈述毛病或许主动重启。二乘体系间选用CAN总线进行通讯，恣意时间体系CAN总线上只要一个CAN输出为有用。

2.1 主控板规划

主控板作为二乘二取二体系的中心，首要完结体系的操控、继电半主动闭塞站间、站/场间联络等信息的处理。依据二乘二取二结构原理，因为二乘体系间的硬件与软件完全共同，所以这儿不再赘述，只给出二取二体系详细规划。主控板的二取二结构包含两块STM32F407芯片作为CPU、一块FPGA首要作为总线处理器，每个CPU有自己配套的外扩存储器，详细结构如图2所示。

“二取二”结构中选用两个相同的CPU组成二取二体系，二取二体系同步方法有时钟级同步和使命级同步。时钟级同步首要是硬件层同步，由硬件完结2个CPU之间的同步和数据表决，包含总线上信号的比较和数据的比较，关于外部相当于只要一个CPU在运转;使命级同步首要是运用层同步，一般选用软件完结，对每个使命的成果进行共同性比对。

主控板选用时钟级同步，STM32F407主频高达168MHz。STM32F407的I—Bus不仅能连接到Flash上，并且还能连接到SRAM和FSMC上，然后加速SRAM或FSMC取指令的速度。运用ST M32F407内置的双CAN操控器，能够向总线处理器发送数据。

时钟信号除了直接输出给两个CPU以外，还须直接供应总线处理器，其内部逻辑结构规划如图3所示。总线处理器中时钟处理子模块用于发生三路时钟信号并完结时钟同步功用。输出给FPGA的时钟与CPU时钟保持共同，输出给过采样处理的时钟是体系时钟的4倍频。过采样是用远大于奈奎斯特采样频率的频率对输入信号进行采样。本规划选用4倍过采样法，能够进步总线的可靠性和数据康复才能。将两路CAN总线的输入数据经过4倍过采样的数据直接传递给FPGA，由FPGA对这8个数据进行存储判别，并选用大都断定规矩。8个数据有5个及以上共同时，取大都的数据为待发送数据，这样同一比特数据在总线呈现不超越3处以上过错时，能够完结数据的正确康复。当超越过错个数时，断定总线毛病，FPG A向STM32F407回来毛病报警信息。

2.2 通讯板规划

因为通讯板首要完结主控板与外部设备的通讯，所以对CPU的要求没有主控板高，CPU选用STM32F103，其主频为72 MHz。通讯板二取二结构图与主板类似，不同处首要有两点：

①在FPGA中嵌入一个2M生成器;

②通讯板上装备E1驱动收发模块。2M生成器用于将数据封装为满意于E1协议的数据报，或许将E1数据报解封装为所需数据。这样就省去传统协议转化器，减小了设备在机房的占用空间。E1驱动收发模块用于顺畅收发E1数据报。

2.3 收集驱动板规划

正确完整地获取室外信号设备的数据信息是完结安全传输设备的重要部分，因而将收集驱动集合到一个模块中处理，即收集驱动板模块，其结构如图4所示。收集驱动板结构中总线处理器与主板类似，不同之处在于FPGA还要处理动态驱动、驱动总线、收集1总线以及收集2总线。为了契合铁路信号“毛病-安全”的准则，在收集驱动板中增加动态驱动单元、数控电压发生器、双状况收集。

动态驱动单元处理输入侧脉冲信号，当输入侧有脉冲信号时，输出侧给出一个具有必定驱动才能的高电平，以驱动安全型继电器线圈，使之吸起;当输入侧没有脉冲信号或电路发生毛病时，输出侧给出一个低电平，该电平不能使继电器吸起。这种电路一般状况下是“毛病-安全”的。

因为站间间隔通常是10～20 km，线损大，所以继电器半主动电压规模为24～130 V。这样规划数控电压发生器，使其发生与外部×1和×2相匹配的不同的电压要求。双状况收集首要是动态地收集FPGA和安全防护继电器的凹凸电平，当有信号时，收集到一个动态的脉冲数据，当无信号时，收集到一个稳定的电平。只要收集到动态信号，设备才对信号动作，不然不呼应，这样能够做到毛病导向安全。规划为双状况收集是为了进步设备的可靠性，将两个状况收集的成果输入到总线处理器进行比较，若比较共同，则接纳该收集的数据，反之，将该毛病状况陈述给CPU。

收集驱动板模块需求完结的另一重要使命是“二乘”体系间的切换功用。将“二乘”体系中的安全防护继电器进行并联，“二乘”体系都收集外部状况，别离进行处理，运用串口守时进行同步通讯。这样若恣意一个体系毛病，另一个体系都能无缝对接。假如“二乘”体系间收集的数据不共同，则FPGA陈述CPU，CPU发送同步收集恳求给邻站。邻站收到同步收集恳求回来规则的数据后，比较两个收集数据与规则数据是否共同，判别出毛病体系。假如都不共同，则向上位机报警。

2.4 网络接口板规划

网络接口板完结下位机(传输设备)与上位机(中心网管)之间操控信息的交互，首要完结上/下位机间CAN协议与以太网协议的转化。CPU选用STM32F207，主频为120 MHz，它支撑以太网IEEE 11588v2规范，其结构如图5所示。

2.5 电源板

供电选用220 V市电电压，并在220 V入口处采纳电磁兼容及雷电防护办法。为了进步体系内部用电安全性，选用三种电压别离为不同的部分供电，其结构如图6所示。电源板不处理杂乱数据，所以电源板选用STM32F103芯片作为CPU，其首要担任对各种电压进行监测，以确保体系用电在一个安全可控的规模内。电源板守时将体系电压状况经过CAN总线反馈给主控板，假如呈现电压不正常，则在电源板面板上用指示灯表明，并由主控板向网管宣布报警。

结语

依据Intel 51系列芯片或许x86系列PC兼容机为CPU的站间传输设备，从时钟频率和片上资源方面考虑，仅能满意低运算量的逻辑处理，关于时钟级同步也显得无能为力，而STM32系列专为要求高性能、低成本、低功耗的嵌入式运用专门规划。本文提出了一种依据STM32的二乘二取二体系规划，运用不同STM32芯片满意不同模块的实践需求;将过采样的概念引进到总线比较方面，进步总线信息的安全性和可靠性，为规划依据STM32的时钟级同步二乘二取二体系供给了参阅。因为试验条件、精力和水平有限，现在该规划的某些细节还需进一步研讨，体系的安全性和可靠性仍需进一步剖析测验。