半导体厂商如何做芯片的出厂测验呢，这对芯片来说，是流片后或许上市前的有必要环节。
大公司的每日流水的芯片就有几万片，测验的压力是十分大。当芯片被晶圆厂制造出来后，就会进入WaferTest的阶段。这个阶段的测验或许在晶圆厂内进行，也或许送往邻近的测验厂商署理履行。出产工程师会运用自动测验仪器(ATE)运转芯片规划方给出的程序，粗犷的把芯片分红好的/坏的这两部分，坏的会直接被放弃，假如这个阶段坏片过多，基本会认为是晶圆厂自身的良品率低下。假如良品率低到某一个数值之下，晶圆厂需求赔钱。
WT的测验成果多用这样的图表明：
通过了WaferTest后，晶圆会被切开。切开后的芯片依照之前的成果分类。只要好的芯片会被送去封装厂封装。封装的地址一般就在晶圆厂邻近，这是由于未封装的芯片无法长距离运送。封装的类型看客户的需求，有的需求球形BGA，有的需求针脚，总归这一步很简略，毛病也较少。由于封装的成功率远大于芯片的出产良品率，因而封装后不会测验。
封装之后，芯片会被送往各大公司的测验工厂，也叫出产工厂。并且进行FinalTest。出产工厂内实践上有十几个流程，FinalTest仅仅第一步。在FinalTest后，还需求分类，刻字，查看封装，包装等进程。然后就可以出货到商场。
FinalTest是工厂的要点，需求许多的机械和自动化设备。它的意图是把芯片严厉分类。以Intel的处理器来举例，在FinalTest中或许呈现这些现象：
1.尽管通过了WaferTest，可是芯片仍然是坏的。
2.封装损坏。
3.芯片部分损坏。比方CPU有2个中心损坏，或许GPU损坏，或许显现接口损坏等
4.芯片是好的，没有毛病
这时，工程师需求和商场部一起决议，该如何将这些芯片分类。打比方说，GPU坏了的，可以作为无显现中心的“赛扬”系列处理器。假如CPU坏了2个的，可以当“酷睿i3”系列处理器。芯片作业正常，可是作业频率不高的，可以当“酷睿i5”系列处理器。一点问题都没有的，可以当“酷睿i7”处理器。
(上面这段仅是简化阐明“芯片测验的成果影响着产品终究的标签”这个进程，并不是说Intel的芯片量产流水线是上文描绘的这样。实践上Intel一起维持着多个产品流水线，i3和i7的芯片并非同一流水线上产品。)
那这儿的FinalTest该怎样做？
以处理器举例，FinalTest可以分红两个进程：1。自动测验设备(ATE)。2。体系等级测验(SLT)。2号是必要项。1号一般小公司用不起。
ATE的测验一般需求几秒，而SLT需求几个小时。ATE的存在大大的减少了芯片测验时刻。
ATE担任的项目十分之多，并且有很强的逻辑关联性。测验有必要按次序进行，针对前列的测验成果，后列的测验项目或许会被越过。这些项意图内容归于公司秘要，我仅列几个：比方电源检测，管脚DC检测，测验逻辑(一般是JTAG)检测，burn-in，物理衔接PHY检测，IP内部检测(包含Scan，BIST，Function等)，IP的IO检测(比方DDR，SATA，PLL，PCIE，Display等)，辅佐功用检测(比方热力学特性，熔断等)。
这些测验项都会给出Pass/Fail，依据这些Pass/Fail来剖析芯片的体质，是测验工程师的作业。
SLT在逻辑上则简略一些，把芯片安装到主板上，装备好内存，外设，发动一个操作体系，然后用软件烤机测验，记载成果并比较。别的还要检测BIOS相关项等。
图为测验厂房的安置
而一切的这些作业，都需求芯片规划工程师在流片之前都规划好。测验作业在芯片内是由专属电路担任的，这部分电路的建立由DFT工程师来做，在流片后，DFT工程师还要生成配套输入矢量，一般会生成几万个。这些矢量是否可以正常的检测芯片的功用，需求产品开发工程师来确保。此外还需求测验工程师，产品工程师，和帮手来一起确保每天可以完结几万片芯片的出产使命不会由于测验逻辑bug而推迟。
考虑到每一次测验版别迭代都是几十万行的代码，确保代码不能犯错。需求触及上百人的测验工程师协同作业，这还不算流水线技工，因而测验是费时吃力的作业。实践上，许多大公司芯片的测验本钱现已挨近研制本钱。
1、为什么要进行芯片测验？
芯片杂乱度越来越高，为了确保出厂的芯片没有问题，需求在出厂前进行测验以确保功用完好性等。而芯片作为一个大规模出产的东西，大规模自动化测验是仅有的解决办法，靠人工或许说benchtest是无法完结这样的使命的。
2、芯片测验在什么环节进行？
芯片测验实践上是一个比较大的领域，一般是从测验的目标上分为wafertest和finaltest，目标别离是没有进行封装的芯片，和现已封装好的芯片。为啥要分两段？简略的说，由于封装也是有cost的，为了尽或许的节省本钱，或许会在芯片封装前，先进行一部分的测验，以排除去一些坏掉的芯片。而为了确保出厂的芯片都是没问题的，finaltest也即FT测验是最终的一道阻拦，也是有必要的环节。
3、怎么样进行芯片测验？
这需求专业的ATE也即automatictestequipment。以finaltest为例，首要依据芯片的类型，比方automotive，MixedSignal，memory等不同类型，挑选合适的ATE机台。在此基础上，依据芯片的测验需求，(或许有专门的testspecification的文档，或许爽性让测验工程师依据datasheet来规划testspec)，做一个完好的testplan。在此基础上，规划一个外围电路loadboard，一般咱们称之为DIBorPIBorHIB，以衔接ATE机台的instrument和芯片自身。一起，需求进行test程序开发，依据每一个测验项，进行编程，控制instrument衔接到芯片的引脚，给予特定的鼓励条件，然后去捕捉芯片引脚的反响，例如给一个电信号，可所以特定的电流，电压，或许是一个电压波形，然后捕捉其反响。依据成果，断定这一个测验项是pass或许fail。在一系列的测验项完毕今后，芯片是好仍是欠好，就有成果了。好的芯片会放到特定的当地，欠好的依据fail的测验类型别离放到不同的当地。
所以楼主的问题里，关于各种功用的测验，的确或许需求一行一行写代码来做测验开发，这也是我日常作业的一大部分。
芯片fail可所以下面几个方面：
1.功用fail，某个功用点点没有完成，这往往是规划上导致的，一般是在规划阶段前仿真来对功用进行验证来确保，所以一般规划一块芯片，仿真验证会占用大约80%的时刻
2.功用fail，某个功用目标要求没有过关，比方2G的cpu只能跑到1.5G，数模转化器在要求的转化速度和带宽的条件下有用位数enob要到达12位，却只要10位，以及lna的noise figure目标不合格等等。这种问题一般是由两方面的问题导致的，一个是前期在规划体系时就没做足余量，一个便是物理完成地图太烂。这类问题一般是用后仿真来进行验证的。
3.出产导致的fail。这个问题呈现的原因就要说到单晶硅的出产了。学过半导体物理的都知道单晶硅是规整的面心立方结构，它有好几个晶向，一般咱们成长单晶是是依照111晶向进行提拉成长。可是由于各种外界要素，比方温度，提拉速度，以及量子力学的各种随机性，导致成长进程中会呈现错位，这个就称为缺点。缺点发生还有一个原因便是离子注入导致的，即便退火也未能校对过来的非规整结构。这些存在于半导体中的问题，会导致器材的失效，从而影响整个芯片。所以为了在出产后可以揪出失效或许半失效的芯片，就会在规划时参加专门的测验电路，比方模仿里边的testmux，数字里边的scan chain（测逻辑），mbist（测存储），boundry scan（测io及binding），来确保交付到客户手上的都是ok的芯片。而那些失效或半失效的产品要么抛弃，要么进行阉割后以低端产品卖出。这个就叫做dft测验。一般dft测验会依照需求在封装前或封装后进行测验，工厂里有专门的ate测验机台，用探针来衔接测验的io进行dft测验。一般dft测验不会测验功用，由于这货是按时刻收钱的..测验用例越简练有用越好。并且用例太杂乱，会影响出货速度，比方出100w的货，一块芯片测验一秒，单dft测验24小时不断就要11天多。
4、一般的芯片测验都包含哪些测验类型？
一般来说，包含引脚连通性测验，漏电流测验，一些DC(directcurrent)测验，功用测验(functionaltest)，Trimtest，依据芯片类型还会有一些其他的测验，例如AD/DA会有专门的一些测验类型。
芯片测验的意图是在找出没问题的芯片的一起尽量节省本钱，所以，简单检测或许比较遍及的缺点类型会先检测。一般来讲，首要会做的是连通性测验，咱们称之为continuitytest。这是查看每个引脚的连通性是否正常。
