摘要 将Ku波段射频信号下变频为1.25～1.75 GHz的中频信号，经26路功分器功分为26路信号，每路经过彼此交叠的带通滤波器和检波器，当频率坐落某个通道的滤波器内时，该通道检波器输出对应检波电压，将该检波电压与相邻通道检波电压和肯定电平进行比较，并将比较成果送入FPGA，由FPGA进行判别、编码，输出对应的频率编码、一起抵达信号，准备好指示等。
关键词 信道化;测频;接收机
测频接收机在武器装备中得到广泛使用，依据测频的体系不同，分为信道化测频、鉴频法瞬时测频、比相法瞬时测频和计数法测频等多种形式。其间，信道化测频接收机动态规划宽、测频速度快、可处理一起抵达信号等长处，故得到了广泛使用。本文以一个实用化的工程产品为例，介绍信道化接收机的功用原理、组成及完成，终究给出了抵达的技术目标及缺乏。
1 功用原理及组成
信道化测频机的基本原理是运用多路功分器进行功分，输出多路信号，每路信号经窄带滤波器进行滤波，若信号落在该滤波器带内，则该通道输出功率较大，若信号未落在该通道内，则该通道无输出信号或信号较小，然后由FPGA对各通道的功率状况进行判别，然后完成对输入频率的辨认和编码输出。
本文介绍的信道化接收机完成对Ku波段射频信号的频率丈量，给出了测频码、一起抵达脉冲、准备好信号、保宽脉冲等，如图1所示。
需测频的Ku波段射频信号首要经低噪声扩大器扩大、带通滤波器滤波，之后进入混频器混频输出1.25～1.75 GHz的中频信号。对该中频信号进行限幅、扩大后经26路功分器进行功分，并输出26路中频信号。每路中频信号经30 MHz的带通滤波器滤波后进行功率检波，检波输出送往：(1)相邻通道比较，完成与该通道的前一通道和后一通道的相对比较;(2)肯定门限比较，该通道检波输出与肯定门限进行比较，若大于门限电平输出高电平，不然输出低电平;(3)门限生成和保宽生成电路，完成比较门限的生成和保宽脉冲的生成。
为进步测频精度，选用滤波器带宽30 MHz，相邻滤波器交叠10 MHz，终究可完成10 MHz的测频精度。中频频率选用1.25～1.75 GHz，原因是因为该频段可选用介质滤波器完成，其目标好、体积较小。
2 功用完成
2.1 编码的规划
编码分为相邻通道比较输出和肯定门限比较输出两部分。相邻通道比较输出是将每一通道与该通道的上一个和下一个通道别离进行比较输出;肯定门限比较输出是将每一个通道与最大电平经20 dB衰减后构成的门限进行比较，用于滤除小于门限的功率。每个通道经比较后的3个输出均送给FPGA，并由FPGA进行逻辑判别，一起进行编码输出。
2.2 检波的完成
检波选用AD公司的AD8317ACPZ对数检波器完成。该检波器运用频率为10 MHz～10 CHz，3 dB动态规划55 dB，脉冲上升/下降时刻为6 ns/10 ns，电源电流22 mA，检波视频带宽50 MHz，其典型检波曲线如图2所示。该检波器相应速度快、动态规划宽、功耗低，适用于测频接收机顶用作功率检波。该检波器为负斜率输出，需选用外部运放将负斜率改换为正斜率输出。图3为检涉及斜率改换电路图，功分后的射频信号经A3带通介质滤波器后进入A2检波器进行检波，检波后的信号经过运放A1将负斜率转换为正斜率信号，随后送到比较器进行相邻通道比较和肯定电平比较。
2.3 相邻通道比较及肯定门限比较完成
如图4所示。第N通道的检波电压送到两个比较器的输入端，与N-1通道和N+1通道的检波电压进行比较，输出的两个比较电平送到FPGA，输出高电平表明N通道功率比相邻通道的功率高。为保证相邻通道比较的唯一性，N通道与相邻通道比较时，会添加一个小的电压△V，保证唯一性。
图5为相邻通道比较输出真值表明意图，图中滤波器1～6带宽30 MHz、彼此交叠10 MHz，当频率为f1、f2、f3别离坐落滤波器4通带内左边、中心、右侧时，给出了滤波器相邻通道比较输出的真值表。
该检波电压一起与肯定门限电平比较，若大于肯定门限，则输出高电平，不然输出低电平。
2.4 门限电平的完成
门限电平用于肯定比较，该电平是将26个通道检波进行“或”操作，找到最大的检波电压，然后将该电压进行20 dB衰减，并送至肯定比较电路用作肯定比较电平，如图6所示。
2.5 保宽脉冲的完成
实践使用中，信号功率较大时，经后续滤波器滤波，检波器输出的视频信号存在较严峻的“兔耳效应”和拖尾现象，此刻保宽脉冲失真较为严峻。为得到满意目标的保宽脉冲，依据信号的巨细选用不同方位、不同比较电平进行视频电平的比较，然后较好地满意了该目标的要求。
在26路功分器前设置一个功率检波器，判别巨细信号并输出大信号时的整形输出。26路功分器后设置比较器对各检波器“或”信号进行比较，输出小信号时的整形输出。
巨细信号标志、大信号保宽脉冲、小信号保宽脉冲均送到FPGA，由FPGA进行判别，输出适宜的保宽脉冲。如图7所示。
2.6 FPGA的完成
FPGA选用Xilinx公司的XC3S200-4PQ208I，该FPGA规划为200百万门，内部有4 320个等效逻辑单元，480个CLB，141个用户IO口。选用ISE操作环境，用VHDL言语进行程序编写。FPGA首要完成对26个通道的彼此比较电平缓肯定比较电平的收集，一起对这些电平进行剖析与判别并生成对应的频率编码;对是否存在一起抵达信号进行判别并给出指示。对信号巨细进行判别，并进行保宽脉冲的挑选输出。
3 抵达的技术目标
图8为信道化测频接收机编码一侧布局及外形。抵达的首要技术目标为：测频频率为Ku波段;测频带宽为500MHz;测频差错为10MHz;测频时刻为150 ns;动态规划为>65 dB。具有一起抵达、频率准备好、保宽脉冲输出等功用。分量为1.6kg。
4 结束语
产品经高低温实验及随机振动实验，抵达了预期的规划目标。该类型信道化测频机首要长处是：测频速度快、动态规划宽，具有一起抵达的辨认功用等。但也存在缺乏，例如：体积及分量较大;存在着“兔耳效应”，使得一起抵达信号的功率差不能过大等。
