1、 导言
近几年，超宽带（UWB）无线通讯体系在短距通讯范畴中越来越遭到人们的注重。它具有许多共同的长处，如通讯容量大、低截获/检测概率、频带宽、强抗多径搅扰才能和高分辨率、低设备本钱等特色。这些优势使UWB通讯成为了当今学术界和商业范畴研讨热门之一。MBOK相关于传统的DSSS扩频调制办法，改逐比特扩频为逐码元扩频，经过对信息数据的合理编码既提高了码速又节省了频带，因而得到了广泛研讨和使用，使其成为室内无线扩频通讯的首要研讨热门。
本文介绍了根据MBOK-TH-UWB通讯体系信号发生的建模与规划以及信号的接纳处理与规划，使用现在FPGA规划灵敏，集成度高，处理速度快，并能充沛满意高速数字电路和数字信号处理等时钟办理信号完整性，高速带宽接口规范等要求的一系列长处，经过VHDL建模与规划，给出了一个根据Altera公司的FPGA的超宽带体系的解决计划。
2 、根据MBOK-TH-UWB试验体系
根据MBOK-TH-UWB的试验通讯体系由UWB发射机（图1）UWB接纳机（图3）组成
2.1体系发射部分
体系的发射部分首要包含了MBOK调制和TH-UWB脉冲信号的发生，如图1所示：广义信源输出接连的串行0、1 码经1：8复用器串并转化后d0-d2，d4-d6别离映射8个正交批改walsh码（表一所示） d3，d7 别离与8个正交批改walsh码异或后输出I、Q两路信号，经过从四个时隙中取一模块发生宽度为4ns的低电平，作为UWB信号发生器的触发操控脉冲信号，整个编码模块选用Altera公司StratixⅡ系列EP2S15F484C3来完结，在QUARTUS II体系开发渠道下，对经过MBOK-TH编码电路数字基带部分进行了模块化规划，并进行软件仿真，仿真成果如图2所示
图1 体系发射部分框图
图2 MBOK-TH编码的仿真图形
图2 中datain 代表框图1中 Rb数据输入，IIN和QIN对应框图1中Iout和Qout的输出，最终dataout输出用来驱动UWB脉冲信号的发生。
2.2体系接纳部分
接纳部分首要包含了积分检测和同步捕获模块和MBOK-TH解扩和码元康复部分，其间同步捕获是整个体系完结的要害，传统的办法是经过检测接纳信号与本地模板信号的相关峰值来捕获同步［4］，但在高速、密布多径的室内通讯环境中，这种捕获办法并不是最优的，它将导致较长的捕获时刻，而且完结起来也较难。
详细原理框图如图3前半部分所示，天线接纳到的弱小信号经过LNA扩大后馈入四路作业于不一起隙的可控积分器，积分成果经过高速电平比较器送入高速FPGA 进行基带信号处理，DS1020模块是由Dallas公司的推迟器材为中心的独立于FPGA的外围电路，每一推迟步进依照类型分为15、25、50、100、200ps，各类型固定推迟都为10ns，刚好是一个码元周期，并由FPGA经过对其写入的操控字来调整门控信号和1G时钟的推迟时刻。
图3 体系接纳部分
UWB接纳机经过射频积分检测电路完结对接纳信号及其多径重量的捕获，这儿使用电容的充放电特性完结线性积分，规划了如图4所示：门控积分比较电路分为三个首要部分，以Q1为首要部件的门控积分导通，以Q2为中心的积分器和首要由LT1720构成的单电平比较电路，当门控信号输入为高电平（LVTTL电平）时，Q1导通UWB弱小信号经LNA扩大后与Q2的基级偏压叠加馈入Q2，Q2对输入信号的正半周进行线性扩大，并由接在Q2射级端的R3，C3组成的RC积分器取出输入信号的包络，并送入以LT1720位中心的单电平比较器进行判定输出；反之，Q2到，集电极电流为零，电容C3经过R3放电清零，比较器输出为低。
图4 门控积分比较电路 表一 批改walsh码表
如图4所示：门控信号操控积分器使其作业时刻为4ns，清零时刻为6ns，每路错开2ns，这样4路积分器刚好包括整个重复周期，恣意时刻总有对应的积分器处于作业。体系同步捕获选用导频码的办法，在发送数据信息之前，刺进的导频码发送连1的触发信号，每一重复的时钟周期的前6ns为高电平，后4ns为低电平，捕获期间：门控脉冲发生模块在逻辑操控单元的驱动下输出如图8所示的门控信号，判定模块把积分器的输出值与判定比较器的参阅电平值进行实时比较输出。一起，逻辑操控单元在单位时刻内对4路积分判定器的输出的脉冲个数进行计算计数，计数完毕后判定最终一路捕获的脉冲个数是否到达单位时刻内应捕获的脉冲个数，假如计数缺乏就调整 DS1020模块推迟门控信号的时刻，直至积分D输出的脉冲个数到达单位时刻应捕获的，同步后把1G时钟经DS1020模块再作占空比为50%的10分频输出作为位同步时钟，假如适当地挑选比较器的参阅值，那么在任何一个码元宽度（10ns）内，仅有一个支路输出窄脉冲。这样就可以正确解调出接纳到的码元数据。
对基带处理电路同步操控进行仿真，得到的仿真成果如图5所示。
图5：收端基带部分同步操控仿真波形
经过解帧和时钟提取模块后，数据就进入解扩和码元康复模块，解扩进程则是以相同的批改的walsh码集作相关运算，对相关值进行判定，康复出原始信息，MBOK-TH解扩框图如图3所示，I路从相关值中提取出符号信息sgn（Qi）
和绝对值信Qi的绝对值，对Qi的绝对值 进行择大判定，经过查表取得与此Walsh码相对应的原始信息（3bit信息），最终与代数符号成为4比特数据，然后完结一条支路的信息的扩频，关于Q支路采纳相同的操作。
在QUARTUS II对这一部分进行规划仿真，仿真波形如下图所示
图6 MBOK解扩部分的仿真图
仿真管脚阐明：DATAIN_I，DATAIN_Q别离代表I、Q两路信号的输入， CMD_I，CMD_Q两个中心变量代表两路检测出来的数据是否跟与批改的walsh码集相对应，为下一步数据处理作预备，dataout是解调出来的数据，dataout_test是为了便于查看两路解调出来的数据是不是满意要求，仿真成果表明是正确的。
3、剖析总结
本文介绍了根据MBOK-TH-UWB通讯体系信号发生的建模与规划以及信号的接纳处理与规划，使用FPGA在高速数据通讯体系中所具有的一系列长处，经过以QUARTUS II开发体系为渠道，对体系的各个部分进行了模块化规划，并进行了软件仿真，给出了一个根据Altera公司高速高性能的FPGA的超宽带体系的解决计划，这种办法把同步捕获放在首要数字基带处理部分，与传统同步捕获的办法相比较它下降前端接纳电路的规划的复杂度和调试的难度。剖析成果这种办法适用于在室内无线短距离UWB通讯体系中的同步捕获。
本文作者立异点： 使用文中UWB信号接纳机的检测信号的办法，在硬件上把高速FPGA和推迟器材DS1020相结合，规划了合适UWB通讯体系同步捕获的计划。
责任编辑：gt
