您的位置 首页 方案

怎么运用示波器处理LCD控制器调试难题

当LCD液晶屏显示异常时,以往通过现象逆向推导,对参数进行修改,这种方式费时费力。有了长存储示波器,调试LCD控制器再也不烧脑,下文通过实际案例分享ZDS4054Plus在LCD测试中的应用。

  当LCD液晶屏显现反常时,以往经过现象逆向推导,对参数进行修正,这种方法费时吃力。有了长存储示波器,调试LCD操控器再也不烧脑,下文经过实践事例共享ZDS4054Plus在LCD测验中的运用。

  一、LCD操控器、驱动器作业原理

  要使LCD的显现文字或图画,需求经过LCD操控器输出RGB数据给LCD驱动器,LCD驱动器就把数据放到缓存中,然后以60帧/秒的速度改写LCD屏显现。(因为液晶分子的特性:当长期固定在某一个电压不变时,会导致液晶分子遭到损坏,所以要以必定的频率(一般是60Hz)不断的改写LCD屏。所以视频播映帧率尽管只要23~30帧/秒,TFT-LCD的显现改写频率却到达60Hz。LCD操控器时序操控着视频帧率;LCD驱动器时序操控着显现器改写率。)

  LCD操控器器经过行信号和列信号的不同组合,完成对每个像素进行操控,这种行扫描(HYNC)信号周期很短(高达40kHz-100kHz),使屏幕上可以显现安稳的图画。

  LCD操控器信号时序及作业原理如下:

 

  lVSYNC:帧同步信号,表明扫描1帧的开端,一帧也便是LCD显现的一个画面;

  lHSYNC:行同步信号,表明扫描1行的开端;

  lVCLK:像素时钟信号,每个脉冲填充1个像素点;

  lVDEN:数据使能信号,高电平时,填充数据有用;

  lVD[23:0]:LCD像素数据输出端口。

  lLEND:行完毕信号;

  以一个1024X768像素的LCD屏为例,完好显现一屏图画的信号,有必要包括1个VSYNC周期、768个有用HSYNC周期,每个VDEN高电平包括1024个像素时钟信号。显现呈现问题可经过帧同步信号、行同步信号的频率、占空比、延时、每个VSYNC周期包括的HSYNC周期数、VDEN周期包括的VSCLK周期数进行排查。

  二、运用ZDS4054Plus示波器处理LCD显现反常实例

  1、图片叠加、重复

  现象:LCD显现上大范围的图画呈现错位、叠加或许重复;

  成因:呈现这种状况一般不会是行同步或许场同步信号的延时引起的,根本可以扫除这方面的影响。可以查看是否存在时序或许时钟频率上存在差异引起的。

  处理方法:碰见这种状况首要应该做的便是先细心核算DMA传输参数,准确适配行场信号。

 

  如示波器截图所示,各通道对应信号依次为VCLK、VSYNC、VHSYNC、VDEN信号,剖析过程如下:

  1)因为一帧完好的信号时刻一般到达30ms以上,示波器需求调到10ms/div的时基,而VCLK信号频率一般高达48-96MHz,采样率至少得坚持500Ms/s,才干对时序进行剖析,此刻一般示波器无法完好捕获波形。

  2)ZDS4054Plus在10ms/div的时基下,仍然可以坚持1Gs/s采样率,可完美复原波形,合作每通道标配的硬件频率计,可剖析各信号频率是否存在反常;

  2、图画错位

  现象:LCD显现在水平方向产生位移,或许在上面或底部有一条几个像素的五颜六色、白色或黑色条纹。

  原因:一般来说,呈现这种状况和帧同步、行同步信号有关,如果是常态反常,可能是初始化参数设置不对,若是偶发反常可能是作业过程中,帧同步、行同步信号收到搅扰。

  处理方法:查看LCD操控器的行同步与场同步信号的宽度、前后延时、极性的匹配。

 

  如示波器截图所示,各通道对应信号依次为VCLK、VSYNC、VHSYNC、VDEN信号,剖析过程如下:

  1)经过全屏丈量核算,剖析各信号正负脉冲宽度,若VSYNC、VHSYNC脉宽存在反常值,可判别为搅扰信号引起的显现反常;

  2)若脉宽正常时,可经过区间丈量核算核算周期数,剖析各个巨细周期信号直接的彼此包括联系,查看时序参数;

  3)经过缩放形式以及光标丈量,剖析各时序信号之间的延时。

声明:本文内容来自网络转载或用户投稿,文章版权归原作者和原出处所有。文中观点,不代表本站立场。若有侵权请联系本站删除(kf@86ic.com)https://www.86ic.net/fangan/259858.html

为您推荐

联系我们

联系我们

在线咨询: QQ交谈

邮箱: kf@86ic.com

关注微信
微信扫一扫关注我们

微信扫一扫关注我们

返回顶部