摘要：介绍了一种依据ARM微处理器的ARINC429航空总线通讯卡的规划办法，以完结两发四收的信息操控。该规划以LPC3250作为嵌入式微处理器，选用DEI106/BD429芯片组构建ARINC429总线通讯体系，为航空电子体系供给了高效牢靠的通讯渠道。
ARINC429总线广泛用于航空电子体系内各设备间很多数据信息的传输。传统的ARINC429通讯卡依靠通讯渠道处理机来完结操控与处理工作，增加了渠道处理机的担负，下降了数据传输速率，体系牢靠性及功率不高。为了处理这一工程难题，本文做了深入研究，结合现有研究成果，致力于规划一种新的通讯卡，进步通讯板卡智能化水平，减轻体系通讯担负，下降协议通讯的操控难度，为航空电子体系构筑一个牢靠高效的ARINC429总线通讯渠道。
1 ARINC429通讯卡规划
通讯卡首要完结以下使命：完结两路ARINC429接纳数据的串并转化;完结两路ARINC429发送数据的并串转化;支撑中止办法、查询办法接纳和发送数据。
依据通讯卡所要完结的功用规划体系全体结构如图1所示。
现在常用的ARINC429收发器首要有DEI1016/BD429和HS3282/3182两种芯片组，本次规划选用DEI1016/BD429构建ARINC429总线通讯体系。DEI1016是美国DDC公司出产的ARINC429总线接口芯片，供给有规范航空串行数据和16bit宽数据总线接口。
DEI1016在发送时按协议完结发送数据的并-串转化并发送;接纳时完结电平转化并按协议完结接纳数据的串-并转化;在初始化时进行数据格局、波特率、奇偶校验等设置。一块DEI1016芯片可完结一路ARINC429数据发送及两路ARINC429数据接纳功用。
1.1 DEI1016的数据发送与接纳
DEI1016的发送器电路包含一个发送缓存器和一个操控逻辑。发送缓存器是一个8*32 bit的FIFO，数据的载入由LD1和LD2两个信号操控。LD1有用时载入第一个16位，LD2有用时载入第二个16位，并且在每个数据字载入过程中LD1有必要在LD2之前到来。别的，数据载入时发送器是处于禁止状态的。而操控逻辑则答应ARM微处理器给发送器写数据块，并经过ARM微处理器使能发送器，即置ENTX信号有用来使该数据块主动发送出去。数据在TTL电平格局下，经过BD429电平转化然后发送出去。值得注意的是每8个数据字间的发送并不是连续的，而是具有由DEI1016主动发生的4个字时钟距离时间。
ARINC429信号的接纳经过接纳字距离时序电路采样发生一个数据字。接纳采样频率是正常数据速率的10倍，以确保不会呈现含糊的数据字。采样得到的数据被存进一个32位的移位寄存器中，并由操控寄存器内容决议是否接纳该字。数据字长度由操控寄存器的“WLSEL”确认。坚持寄存器中的数据以2个16位字的方式放在数据总线上。数据应及时读出，以防止新的数据将本来的数据掩盖。读取数据时，先将接纳挑选线SEL拉低，且使能OE读出低字，再将SEL拉高并使能OE时读取高字。
1.2 DEI1016/BD429外围电路规划
BD429芯片为ARINC429的发送驱动器，与DEI1016配套运用。发送驱动器的作用是将ARINC429协议芯片送出的TTL逻辑电平转化为契合ARINC429协议信号电平要求的信号进行发送。规划使用电路如图2所示。
该使用电路中的两个68 pF的%&&&&&%很重要，会影响到ARINC429信号上升和下降的斜率，容值过大会使斜率变小，反之容值过小会使斜率变大。
在规划中选用DEI1016输出的429信号作为其输入信号，输出数据速率通DEI1016确认，而不选用SYNC、CLOCK和DATA信号相与的办法调整，因此直接把SYNC和CLOCK信号拉高。1MCK由16M晶振经CPLD分频给出，在CPLD逻辑中分频系数可调，因此数据速率在12.5～100k之间可调。SEL信号直连续至微处理器的最低地址位A0，由地址的改变操控数据读取时的凹凸16位挑选。MR信号操控由阻容复位电路完结。其他发送与接纳操控信号如OE、LD等均与CPLD相连，由CPLD译码操控。
2 DEI1016/BD429与CPLD的接口规划
2.1 DEI1016/BD429与CPLD的接口电路规划
为了灵敏完结ARINC429数据的发送与接纳，选用一片CPLD芯片进行操控。在CPLD逻辑中应完结地址译码和时钟分频功用，完结对某路发送或接纳及ARINC429协议时钟的设定;经过设置ARINC429协议操控字进行自检;对中止屏蔽或使能等。CPLD器材选用ALTERA公司的EPM3064A完结，该芯片具有3.3VI/O特性，可容忍5V，合适使用于5V、3.3V多电压使用的场合。因为LPC3250为3.3 V I/O特性，而所选用的ARINC 429接口芯片DEI1016为单一5 V供电，所以需求对微处理器与ARINC429数据和地址总线进行电压转化。这儿选用四片SN74LVC4245DBL驱动器来完结16 bit数据总线和地址总线的电压转化。因为地址总线是单向的，即只能由处理器到ARINC429接口芯片，故担任地址总线电压转化的两片SN74LVC4245-DBL芯片DIR引脚能够接死;而担任双向数据总线电压转化的两片SN74LVC4245-DBL芯片DIR脚则需求经过CPLD进行逻辑操控。
2.2 DEI1016/BD429与CPLD的接口逻辑规划
ARINC429通讯卡片选由LPC3250的CS1和地址BA11～BA4一起操控，即当CS1有用且BA(11 to 4)=“00000000”时选通，全译码，地址空间为E100 0000-E100000F
1)数据发送逻辑规划
DEI1016是16位数据线，所以32位数据字有必要分红两个16位写入，而操控字只需一次写入即可。以下VHDL代码完结了对429数据发送的操控：
LD_1(0)=‘0’WHEN WR=‘0’AND A=X“4”ELSE‘1’;–第1片429发送低字
LD_1(1)=‘0’WHEN WR=‘0’AND A=X“5”ELSE‘1’;–第1片429发送高字
LDCW_1=‘0’WHEN WR=‘0’AND A=X“6”ELSE‘1’;–装载操控字
