存储深度=采样率*采样时刻。我一向将这个联系式称为示波器的榜首联系式。
我在一个巨大上的公司做工程师的时分并不知道这个联系式，直到我后来卖示波器才知道有这么一个联系式，并且很重要。再追溯到我读书的时分，当然更不知道这个联系式。
做工程师的时分，我的老板告诉我，为了保证示波器能精确地捕获电源MOS管的峰值电压，千万不要在屏幕上一起看许多波形，尽量让示波器上只显现一个脉冲。他的做法是不断地调理触发电平，肉眼盯着示波器看，直到他调理触发电平到满意高（多少是满意？），以为某次“抓到”的峰值电压应该便是最大的了。 他为什么不一起捕获更多的波形，只需保证采样率是最大或许满意就好了，再翻开参数丈量的核算值不是更好吗？ 可是他只信任自己的眼睛盯着看到的那个波形，并判定某一个波形就一定是最大的了。还好他会运用触发电平的。咱们小弟当然也就信任他是威望啦，由于他其时的确现已是公司级的专家了。……
这个真实故事给了我要举行1000场示波器技能交流会的强壮理由。工程师们不太乐意拿出1个小时听听示波器的根底课程，总觉得这示波器很简略，但其实关于示波器的ABC的认知仍是太少。有些人将这个作为我国工程师和国外工程师的差异之一。这个判别多少是令人有点愤恨的，但的确在某种程度上真的是这样。 乃至换一个视点说，一个公司运用示波器的专业程度基本能反响一个公司的研制水平的。
那么今日咱们花一点点时刻快速阅览一下这篇关于示波器存储深度的“浅浅的”文章吧。为满意咱们快阅览的需求，先将文章的标题摘抄如下：
1，存储深度的基本概念
2，示波器存储器的物理介质
3，存储深度和采样率的联系
4，最大存储深度，当时设置的最大存储深度，存储深度的叠加运用，可显现的存储深度，可剖析存储深度，
5，存储深度的运用价值
——————————————————————————————————
存储深度被称为示波器的第三大目标。存储深度=采样率*采样时刻。这个联系式被笔者称为示波器的榜首联系式。
1，存储深度的基本概念
“存储深度”是个翻译过来的词语,英文叫“Record Length”。有的将它翻译成“存储长度”，“记载长度”，等。它表明示波器能够保存的采样点的个数。存储深度是“1千万个采样点”，示波器厂商写作10Mpts,10MS或10M的都有。这儿，pts能够了解为points的缩写，S了解为Samples的意思。
存储深度表现在物理介质上其实是某种存储器的容量，存储器英文便是“Memory”。该存储器容量的巨细也便是“存储深度”。存储器保存满了，到达存储深度的极限之后怎样办？ 咱们能够将示波器的存储器了解为环形存储器。示波器不断采样得到新的采样点会填充进来，老的采样点会主动地溢出，这样循环往复的进程直到示波器被“触发信号”“叫停”或许距离一定长的时刻被逼迫“叫停”停止。“叫停”一次，示波器就将存储器中保存的这些采样点“搬移”到示波器的屏幕上显现。这两次“搬移”之间等候的时刻相关于采样的时刻极端绵长，被称为“死区时刻”。
上述进程经常被笔者这样打比方：存储器就像一个“水缸”，“水缸”的容量便是“存储深度”。假如运用一个“水龙头”以稳定的速度对水缸灌水，水龙头的水流速度便是“采样率”。当水缸现已被注满水之后，水龙头依然在对水缸灌水，水缸里的水有一部分会溢出来，但水缸的整体容量是坚持不变的。在某种条件下，水缸里的水将被悉数倒出来，循环往复。图1形象地表明了这种环形存储器的概念。
图1 示波器的环形存储器
2，示波器存储器的物理介质
存储器的物理介质是什么? 是否便是咱们了解的DDR内存呢? 容量为什么那么小？为什么不能够用硬盘或许SD卡等大容量介质作为物理介质呢？ 假如是硬盘作为存储介质，示波器不就能够作为数据记载仪了吗？
答复上述问题其实并不简略！
据笔者了解，前期的示波器包含现在的高带宽示波器运用的存储器都是示波器厂商自己规划的专用芯片，乃至一度存储器芯片和ADC芯片之间的合作是A公司（后来叫K公司）的一个技能瓶颈。在若干年之前，K公司的一切示波器在存储深度到达每通道2Mpts采样点之后，采样率会主动降低到4GS/s，直到2006年（好象是这个年份，或许更晚点），当年的A公司收买了某芯片公司才处理这个技能瓶颈。现在K公司的低带宽示波器的一切系列中，存储深度目标一向不能打破每通道2Mpts，我猜测它或许选用的仍是老款芯片。
关于高端示波器，存储器芯片一向是核心技能，关于里边的技能细节笔者知之甚少。示波器中的ADC速率太快，一般的存储介质底子来不及在这么短的时刻内“吞吐”那么许多的数据量。
仍是用详细的数字来了解高速ADC的超大数据量对存储器“吞吐量”提出的要求。比如ADC的采样率是20GS/s，也便是说每秒钟要采样20G个点，而每个点是由8个0和1组成。假如ADC的输出是彻底依照串行数据的传输到存储器中，那么传输速率便是160Gbps。这是什么概念？ 现在的PCI-Express 3.0的速率是 8Gbps，最高速的高速芯片在单板上传输速率能到达25Gbps，但还不老练，也没有用到示波器上。高速ADC的采样点怎样传输到存储器中，这是一个难题! 其实这么高速的ADC也不或许是单芯片规划的，内部是由许多2.5GS/s或1.25GS/s，250MS/s的“小的”ADC“交错拼接”完成的。已然不彻底是串行的方法完成，选用并行传输之后，传输到存储器的数据又怎样校准、对齐，再经过触发机制规整地显现到示波器屏幕上呢？ 这是示波器厂商的一点点小秘密。示波器开展到今日这方面门槛谈不上多高,但仍是有那么一点点的。
咱们或许又会问别的一个问题，存储器的数据又是怎样传输CPU中被剖析、被显现呢? 这也是一个问题，这问题涉及到示波器的数据处理的架构。跟着示波器技能的开展，现在存在的两种架构，一种是根据PC渠道的，别的一种是嵌入式的，首要是根据FPGA完成的。跟着DDR内存速率的进步和FPGA核算才能的增强，现在根据FPGA核算渠道的存储器芯片现已不再奥秘，多是选用工业上的DDR内存颗粒了，因而存储深度这个目标，在不顾及存储的采样点是否真的被显现、被剖析的情况下，能够做得特别大了。但往往真实情况是，尽管存储深度很高，但显现的采样点数和剖析的采样点数或许只要千分之几，这首要取决于FPGA的“核算资源”或许说取决于本钱，换句话说，取决于示波器产品的界说了。当然在不顾及本钱的情况下，能够向外行人揄扬一下是算法的优势。在这类产品中，在屏幕上看到的波形对应的存储深度并不等于采样率乘以采样时刻，这有时侯确是让人很纠结的。
3，存储深度和采样率的联系
存储深度=采样率*采样时刻。笔者一向执着地将它称为示波器中的榜首联系式，由于许多工程师在运用示波器进程中由于忘掉这个联系式而发生过错。如图2为我国首款智能示波器SDS3000的显现界面。右下方赤色方框中，右边两个数值50MS/s和20ms/div相乘，再乘以10，就等于左面的数10MS。当时采样率为50MS/s，当时时基为20ms/div，由于水平轴是10格（有些示波器是12格或14格），因而采样时刻为200ms, 50MS/s * 200ms = 10MS。便是说以50MS/s的采样率捕获200ms的波形，需求示波器的存储起伏是10MS。这和水缸里边灌水是一个概念，假如“水龙头”的流速是每秒5千万（50M）滴水，那么继续向“水缸”灌水200ms，水缸中就有了1千万（10M）滴水了。 便是这么简略的乘积联系。
