AD9755是Analog Device公司出产的一种超高速双端数据复用、单路输出的14位数模转化芯片。选用CMOS制作工艺，在单个芯片上集成了高品质14-TxDAC+（r）核、一个基准电压源、兼容TTL数字接口电路单元以及PPL时钟变频器等。它的转化速度很高，能够到达300 Ms/s。
该芯片对外围电路需求少，规划运用灵敏便利。AD9755为防止运用杂乱、高能耗的ECL电路，而直接运用TTL数字接口来完结300 MHz以下的高功能数摸转化，供给了1条十分快捷的途径。可广泛运用于通讯体系信号源、数字信号组成及智能仪器中。其主要特色为：
（1）转化速率300 Ms/s；
（2）笔直分辨率14 B；
（3）作业电压3 V；
（4）无杂散动态规模 SFDR为73 dBc（Fout=50.2 MHz， fDATA=150 MHz条件下）；
（5）输入树立时刻2.0 ns；
（6）输出树立时刻11.0 ns；
1 AD9755的作业原理
AD9755主要由两组14位数据输入接口、2-1复接器、DAC锁存器、基准电压、PMOS电流源阵列、分段切换器、PLL电路以及DAC单元等构成，其内部结构如图1所示。选用48针LQFP封装方法，图中2个14位兼容TTL电平数据输入端口，每个端口的最大输入频率是150 MHz，2路数据流在片内锁存后，经2-1复接器组成为1路300 MHz并行数据流，再经DAC锁存器锁存后传输到分段切换部件进行处理。
AD9755内置了基准电压源，省去了惯例高精度DA转化芯片需求外接基准电压器材的费事。图1 中的PMOS电流源阵列是为确保全量程输出电流IＯＵＴＦＳ而特别规划的，IＯＵＴＦＳ的巨细由内部的基准操控放大器及外电阻RＳＥＴ决议。芯片内选用了分段结构，行将数据位分红最高5位，中心4位和最低5位，对各段的数据选用不同的数摸转化方法，以确保数摸转化的精度。分段切换部件将接收到的PMOS电流源阵列输出电流，和经DAC锁存器锁存好的14位数据一同进行相关处理后，输送至末级的DAC部件便完结了整个数模转化进程。
AD9755有运用锁相环（PLL）和不运用锁相环两种作业方法，取决于PLLVDD脚接电源或地。当输入时钟的占空比不是50%时，可运用PLL作业方法。PLL电路内部的VCO可构成100“400 MHz的周期信号，用户经过设定DIV0、DIV1脚来决议该周期信号的分频等级（如表2所示）。PLL在对该分频信号和外部输入时钟进行相位检测后，与锁相环路一同来完结时钟频率的确认。当不运用锁相环时， DIV0、DIV1脚决议了如表2所示的4种作业状况。在隔行、外倍频方法下，外部时钟应是输入数据率的两倍；在单选1（或2）端口方法（即只完结1路DA改换时），以及在隔行、内倍频方法时外部时钟应设置成与输入数据率相共同。
AD9755供给了1对互补电流输出IＯＵＴＡ，IＯＵＴＢ，它们都是输入数据的函数，可表示为：
如图1所示，IＯＵＴＡ，IＯＵＴＢ，可直接由50 Ω电阻（最好运用有杰出温度特性的精细电阻）接到模仿地。终究的差分输出电压值为：（IＯＵＴＡ-IＯＵＴＢ）×50。
2 运用规划
下面给出一个以AD9755作为数模转化器来发生恣意波形的实例。首先在PC机上进行波形修改，详细方法能够是表页输入、数学表达式或经过鼠标制作图形。由软件挑选正弦波、通用函数或伪随机噪声等，并设定信号的起伏、频率、偏置量，再经快速演算得到波形数据。波形数据经PCI卡写入到两组大容量SRAM器材（IDT71V3558，最高作业频率200 MHz）后，等候上层体系的DA发动指令。
DA发动后，由ISP芯片（isp2128VE，最高作业频率250 MHz）构成75 MHz的高速地址，唆使双路SRAM数据连续并行输出。这两路输出的数据别离输送至AD9755的数据端口1和数据端口2。因为体系选用了高功能的150 MHz恒温晶振，因而AD9755的作业方法简略设定为不运用锁相环的隔行、外倍频方法，运用电路图如图2所示。
值得指出的是，AD9755有着比较灵敏的时钟接入方法。能够是差分接入，也能够是单端接入，乃至能够直接运用VＰ－Ｐ在1 V以上的正弦波，不同的接入方法应运用与之相适应的滤波网络。而关于输出信号要求极为严厉的运用场合，为了在输出信号上有用按捺杂散电平缓消除相位噪声，时钟同步的处理宜选用翻转速度比较好的高功能器材；以确保信号的边缘峻峭、前后颤动最小。
图3给出了AD9755的作业时序图。因为输入数据端口锁存及DAC锁存都发生在CLK的上升沿，为了确保满足的数据树立时刻和数据的正确性，两个14位数据端口数据的改变最好在CLK的下降沿完结。DAC的改变时刻呈现在第3个时钟周期上，并有1个tＰＤ小于1ns的传达推迟。不难看出，AD9755的作业时钟正好是数据改变率的2倍，顺次完结了2个数据通道的替换数模转化。SRAM组Ⅰ寄存的是恣意波形的奇数点数据，而SRAM组Ⅱ寄存的是波形的偶数点数据，IＯＵＴＡ或IＯＵＴＢ上反映的是与原数据次序共同的DAC。
因为恣意波形的频率成分反常丰厚，共模噪声及高次谐波的呈现不可防止地会下降输出信号质量。为了改进DA改换的线性度，最大程度地按捺失真与噪声，并进步信号源的负载才能，图2中的输出方法与图1中直连续50Ω到模仿地的方法不同，即引入了宽带运放MAX4100（带宽为500MHz）。
最终需求着重的是，高速TTL数字电路、高速模仿电路，也应和ECL电路要求相同，经过阻抗匹配来战胜信号的过冲震动。依照传输线理论来规划好带线和微带线，PCB连线的阻抗值与电路板铜箔厚度、板层之间填充介质资料及其高度相关，核算方法拜见文献2。选用了多层制板，确认电路板层数的依据是：NL=5log［AｎｆＣＬＫ］。其间，Aｎ为数据总线宽度，ｆＣＬＫ为最高作业频率。
责任修改：gt
