多年以来，工程师们开发了几种办法来处理引起PCB规划中高速数字信号失真的噪音。跟着规划技能与时俱进，咱们应对这些新应战的技能复杂性也日益添加。现在，数字规划体系的速度按GHz计，这个速度发生的应战远比曩昔明显。因为边际速率以皮秒计，任何阻抗不接连、电感或电容搅扰均会对信号质量形成晦气影响。虽然有各种来历会形成信号搅扰，但一个特别而经常被忽视的来历便是过孔。
简略过孔中的危险
高密度互连(HDI)、高层数印刷电路板和厚背板/中心板中的过孔信号会遭到更多颤动、衰减和更高误码率(BER)的影响，导致数据在接纳端被过错解说。
以背板和子卡为例。当遇到阻抗不接连时，焦点在于这些板子与母卡之间的连接器。一般情况下，这些连接器在阻抗方面十分匹配，不接连实践源自过孔。
跟着数据速率的添加，由镀通孔(PTH)过孔结构引起的失真量也会添加——一般以远高于相关数据速率增量的指数级速率添加。例如，一个PTH过孔在6.25Gb/s时的失真一般比在3.125Gb/s时发生的失真大两倍以上。
在底层和顶层呈现的不需求的过孔残段延伸层，使过孔显现为较低的阻抗不接连性。工程师们战胜这些过孔额定电容的一个办法是，将其长度最小化，然后减小其阻抗。这便是背钻的由来。
长过孔残段信号失真[1]
运用背钻技能
经过铲除过孔残段，背钻已被广泛认为是把通道信号衰减降到最低程度的简略而有用的办法。该技能被称为定深钻孔，它选用传统的数控(NC)钻孔设备。一起，该技能可运用于任何类型的电路板，而不只是像背板相同的厚板。
相对于原始过孔，背钻法运用的钻头直径稍大，以便移除不需求的导体残段。该钻头一般比主钻标准大8mil，但许多制作商都能满意更严厉的标准。
需求记住的是，间隔走线与平面的距离需求足够大，以保证背钻程序不会穿透邻近的走线和平面。为防止穿透走线和平面，主张距离为10mil。
一般来说，经过背钻削减过孔残段的长度有许多优点，包含：
按数量级下降确定性颤动，使得误码率更低。
经过改进的阻抗匹配下降信号衰减。
下降来自残段的电磁搅扰/电磁兼容性辐射，并添加通道带宽。
下降共振励磁形式和过孔间串扰。
以比次序层压法更低的制形本钱，将规划和布局影响降到最低。
背钻横截面
经过背钻交流规划目的
跟着背钻技能在高密度互连和高速规划运用中的频频运用，此办法也带来了牢靠性问题。其间一部分问题包含缺少规划攻略、制作公役、以及怎么保证将规划目的杰出地传到达制作单位。
那么，怎么保证您的制作商具有背钻方针过孔和镀通孔元件需求的一切信息?怎么坚持盯梢整个规划过程中背钻标准的多个等级?
其实需求的东西十分简略：集成到规划规矩中的简略可视化装备东西，使您能为所选目标指定不同的背钻装备。然后，就可以让了解哪些过孔需求背钻的软件来帮您干活了。
