1.导言
跟着半导体制作技能，多媒体技能的迅速开展，图画传感器作为数码相机，摄像头号图画获取设备的核心部件正在成为其时和未来研讨的要点。依照类型来分图画传感器首要能够分为CCD型和CMOS型。CCD（Charged Coupled Device）技能由在贝尔实验室在1969年首要提出，至今已有25年的前史。它是运用一个特别的VLSI工艺，在硅片表面上生成一个严密紧缩的多硅电极网格，经过光电效益搜集电荷。在曩昔的20多年里，CCD 图画传感器以其高灵敏性低噪声和宽的动态规模的长处占据了图画传感器商场。可是跟着CCD运用规模的扩展，其缺陷逐步显露出来，首要是CCD光敏单元阵列难与驱动电路及信号处理电路单片集成，不易处理一些模仿和数字功用，这些功用包含模数转化器、精细扩大器、存储器、运算单元等元件的功用，其次CCD阵列驱动的脉冲杂乱，需求运用相对高的作业电压，不能与深亚微米超大规模集成电路（VLSI）技能兼容，而且CCD功耗大的缺陷严峻约束了其在便携电子设备上的运用。MOS图画传感器的概念最早出现在20世纪60年代，但其时因为大规模集成电路工艺的约束未能进行研讨。跟着超大规模集成电路和微细加工技能的开展，最近人们现已成功将图画传感器，模数转化电路，图画处理电路等模块集成在一块CMOS图画传感器芯片上，以到达低功耗，高功用，高集成度和高可靠性，而且大大下降体系本钱和面积，CMOS图画传感器开端打破本来成像质量差的缺陷，逐步成为图画传感器范畴的研讨热门。
2.集成A/D转化器的分类
任何A/D转化器都具有抽样、量化和编码的基本功用。抽样使模仿信号在时刻上离散化使之变为抽样信号；量化则是将抽样信号的起伏离散化使之变成数字信号；编码是将数字信号终究表明成为数字体系所能承受的方法，怎么完结这三个基本功用就决议了A/D转化器的结构和功用。依照对信号的处理方法上来分，A/D转化器能够分为并行处理A/D转化器和串行处理A/D转化器两大类。并行结构处理速度较快，结构较杂乱，串行A/D转化器结构简略，处理速度较慢。假如依据量化编码方法的不同，能够分为选用Nyquist频率采样并均匀量化的PCM型A/D转化器和选用增量调制的过采样型A/D转化器。
CMOS图画传感器上运用的A/D转化器依照集成方法的不同能够分为三种首要类型，芯片级集成，列级集成和象素级集成。
2.1芯片级集成（Chip Level）
芯片级集成是整个传感器阵列运用一个高速A/D转化器。这种结构的长处是因为A/D转化器作为一个独立的单元放置在传感器阵列外，A/D转化器的面积不受很强的约束。缺陷是因为A/D转化器的高转化速率会带来较大功耗，而且因为传感器阵列与A/D转化器单元之间数据传输的是模仿信号，不可避免会引进额定的噪声，影响整个体系功用。
2.1.1并行结构A/D转化器
并行结构A/D转化器首要由电阻分压器，比较器，编码器构成。它的作业原理是每一级都需求一个比较器和分压电阻，经过串联电阻来发生比较器的参阅电压。比较器输出输入信号和参阅电压的比较效果送到一个解码器解码后输出数字量。这种结构的首要长处是采样速度只受比较器速度的约束，因此采样速度快，是现在采样速度最高的A/D转化器。首要缺陷是选用许多比较器，而且比较器的数目相对采样的精度呈指数添加，因此使芯片面积急剧增大，集成在CMOS图画传感器芯片中的精度在8位左右。1998年美国学者Loinaz，成功的将一个8位并行结构A/D转化器集成到图画传感器芯片中，作业在3.3v电压下，功耗为200mW。
为了战胜并行结构带来的比较器过多，面积过大的问题，人们从面积和速度上进行折中，提出了一种半并行结构A/D转化器。半并行结构由高位和低位不同精度并行结构A/D转化器重构为一个A/D转化器，从高位和低位别离输出。半并行结构尽管速度是并行结构的二分之一，但比较器的数目也削减到本来的一半。Smith等人的单片视频记载芯片里就选用了这种半并行结构的A/D转化器。
2.1.2流水线结构A/D转化器
流水线结构A/D转化器是流水线和半并行结构A/D转化器的结合。它经过流水线把整个采样进程分为若干级，每级由一个低精度半并行A/D转化器，一个D/A转化器和一个采样坚持扩大电路组成，每经过一级输出数字量，一同信号减掉输出数字信号经过DAC反应回来的量送到下一级。这样每级采样1-2位，然后合起来一同并行输出。尽管这样采样速度受级数影响，需求经过若干时钟周期才干输出，可是因为选用了流水线结构，仍是能到达很快的转化速度，一同有用的操控了面积和功耗。近年来，流水线结构A/D转化器被广泛运用在各种高速数据转化电路和CMOS图画传感器芯片中。
2.2列级集成（Column Level）
列级集成是运用半并行的A/D转化器，经过集成一个中低速A/D转化器的阵列，每个A/D转化器只完结对一行或许几行象素的转化来完结对整个图画传感器模数转化的功用。列级A/D转化器的首要长处是能够运用简略中低速的A/D转化器。缺陷是会使芯片地图布局变的更杂乱。
2.2.1逐次迫临型A/D转化器
逐次迫临型A/D转化器能够供给8位到18位，速度最快在5Msps左右的模数转化。它运用了一个比较器，一个采样坚持电路，一个N位的DAC，一个N位的移位寄存器和一个SAR逻辑。这种结构运用数据不断经过环路逐次迫临的方法来到达所需求的精度。想要到达N位的精度就需求循环比较N个周期。这种循环运用结构的缺陷是A/D转化器的采样速度较慢。长处是芯片面积小。这种类型A/D转化器的另一特点是电路的功耗随采样率成份额添加，而不像全并行和流水线类型A/D转化器的对应采样率有固定功耗。逐次比较型A/D转化器在R. Panicacci等人的图画传感器芯片中成功的列级集成，而且得到了很好的运用作用。
2.2.2单边积分型A/D转化器
单边积分型A/D转化器能够供给高精度的模数转化，而且具有很好的噪声按捺。单边A/D转化器的作业原理是一个不知道输入电路电压VIN经过RC电路进行积分。积分效果VINT与已知参阅电压VREF进行比较。已知积分后的电压VINT比输入的VIN电压和积分时刻t成份额关系，即VINT/VIN和到达的积分时刻成份额关系。所以能够依据TINT等于VREF所耗用的时刻来确认VIN的巨细。
这种结构A/D转化器的约束要素是 的精度和RC的精度。因此参阅电压，电阻和电容细小的改换都会影响转化精度。规划中成功运用了单边积分型A/D转化器与芯片进列级集成。
2.2.3周期型A/D转化器
周期型A/D转化器在原理上相似流水线结构A/D转化器。它在结构上相当于流水线 A/D转化器中的一阶，经过多周期调用到达所需求的精度。作业原理是输入信号在读入操控信号上升时被读入电路，然后在A/D转化器电路中被采样，效果存入寄存器输出，再经过一个DAC后和原信号相减。剩下信号经过采样坚持扩大器，扩大到本来巨细，在反应操控信号上升时进行下一次采样。这种周期性重复运用的结构下降了功耗，供给了中低速的模仿信号到数字信号的转化。1998年S. Decker［8］教授在ISSCC会议上宣布了选用该种结构A/D转化器，选用0.8 工艺，5v电压，用于256×256象素的图画传感器芯片。
2. 2.3象素级集成（Pixel Level）
象素级集成的特点是选用每个光电检测器（Photodetector）或许几个光电检测器共用一个低速A/D转化器，许多低速A/D转化器并行作业到达一个高速A/D转化器的作用。象素级A/D转化器使得图画传感器中心与周边的通讯由模仿信号改变为数字信号，削减了本来模仿信号传输进程中信号的丢失。象素级A/D转化器和象素传感器集成带来了图画传感器结构上的重复性，然后使图画传感器内部具有许多重复单元，因此具有可扩缩性。尽管象素级A/D转化器有着许多长处，可是象素级A/D转化器因为集成在象素单元内，A/D转化器面积上遭到填充率（fill factor）的约束，而且A/D转化器数目和传感器象素单元个数处在同一数量级上，所以象素级A/D转化器对功耗和面积的要求十分的严苛，故而传统A/D转化器结构很难作为象素级A/D转化器与图画传感器集成。
图6便是一个运用了象素级A/D转化器的读出电路原理图，它由N×M的象素单元阵列，行解码器，高精度扩大器和列地址解码/输出复选器组成。其间一个A/D转化器和多个光电检测器一同构成一个象素单元。
现在用于象素级的A/D转化器首要有Fowler提出的过采样Sigma-Delta结构A/D转化器和Yang提出的MulTI–Channel–Bit–Serial（MCBS）结构A/D转化器。
2.3.1 精简型过采样Sigma Delta结构A/D转化器
过采样Sigma-Delta A/D转化器的特点是模仿部分份额少，精度要求低，（减小了Vdd动摇，器材匹配，KT/C噪声对电路功用的影响），数字部分份额大，比较适合用规范CMOS工艺完结。一阶过采样Sigma-Delta的结构简略、速度低、精度高，刚好满意了图画传感器对象素级A/D转化器的要求。一阶过采样Sigma-Delta结构A/D转化器原理如图7所示。
输入信号过采样后经过积分器积分，然后经过量化器反应回输入端，一同输出量化后的数字信号，数字信号经过梳状滤波器降频到Nyquist频率。
Fowler运用Sigma-Delta A/D转化器得思维对传统Sigma-Delta A/D转化器进行改善，精简了电路，提出的CMOS象素级集成的精简型Sigma-Delta A/D转化器电路。
它的一个单元选用了四个光电检测器和一个象素级A/D转化器，而且经过17只管子来完结。作业时，因为感光后光电二极管发生了光电荷，光电荷储存在光电二极管节电容中发生了节点电压，转化器经过被复选器选中一个光电二极管，被选光电二极管的节电压经过受时钟操控比较器被量化。
该规划中比较器作业于亚阈值区以削减功耗和噪声，添加增益，而且减小D/A转化器中的漏电流。偏置电流也被设置成能够够完结所需求采样率的满意小值，。这一位的D/A转化器是经过一个模仿信号移位寄存器来完结。
于数字部分比较杂乱，占用的面积大，Fowler只把Sigma-Delta A/D转化器的模仿部分集成与图画传感器芯片中，而把数字部分放在片外。这种做法缩小了芯片面积，可是过采样会导致输出数据量巨大，因为数字部分设置在片外，这样关于大尺度或许高速CMOS图画传感器芯片，需求很高的I/O带宽，所以约束了它的运用规模。
2.3.2 MCBS结构A/D转化器
传统的位并行（bit parallel）和位串行（bit serial）A/D转化技能在面积，功耗上的约束无法做为象素级集成的A/D转化器运用。1998年Stanford 大学的学者David Yang提出了第一种Nyquist率的MCBS（mulTI-channel-bit serial） 结构的象素级A/D转化器，它的采样频率只要信号频率的2倍，所以不会有信号输出数据量过大的问题。它由象素单元电路和芯片级电路组成，每一个象素单元选用了一个比较器和一个锁存器构成。而一切象素单元共用一个有限状态机电路和一个M位的DAC电路。
转化原理是经过研讨编码表找出各位的规则，以对一个在0～1之间的输入信号进行3位的GRAY码为例，判别MSB位只需将输入信号与1/2进行比较，判别LSB位需求将信号与1/8，3/8，5/8，7/8进行比较。这种比较在并行结构A/D里是以一同比较的方法完结。咱们这儿经过多时钟完结对各位的串行比较。
经过有限状态机供给的一个台阶上升的RAMP信号与输入模仿信号经过多时钟周期的串行多位比较，3位精度的A/D转化器，求出最高位需求一个时钟周期，求出次高位需求二个时钟周期，最低位需求四个时钟周期，各位的效果送入由有限状态机供给的BITX信号操控的锁存器并串行输出。MCBS结构A/D转化器经过多周期的复用技能来来模仿全并行A/D转化器中的电阻分压与输入模仿信号的多位的并行比较，然后极大减小了A/D转化器面积，而且能够选用安稳的简略电路来完结。
Yang的MCSB结构的A/D转化器运用了18个晶体管。
3.展望
SOC技能的开展使CMOS图画传感器在集成度高上的优越性上越来越表现出来，而集成A/D转化器是CMOS图画传感器的中核心部件，世界各国科研作业者很早就开端了这一范畴的研讨作业。美国的Stanford大学早在上世纪90年代初就开端了该范畴的研讨而且在象素级A/D转化器方面取得了丰盛的效果。咱们中国科学院微电子研讨所尽管起步比较晚，但经过不懈的尽力，已在列级和芯片级A/D转化器方面取得了必定的研讨效果。现在，该范畴首要有以下几个研讨方向。
3.1低电压
集成电路规划现已进入深亚微米年代，最小线宽从0.25 到0.18 到现在的0.13 ，供电电压也下降到2.5V，1.3V，乃至1V以下，这给数字电路的规划带来了很大协助，低电压意味着低功耗，但这关于模仿电路规划却是很大的应战。怎么坚持低电压下，让A/D转化器正常的作业，进步模仿信号的动态规模和信噪比，现已成为往后研讨的热门问题。
3.2低功耗
首要用在便携设备上的图画传感器芯片对芯片的功耗的要求特别严苛，象素级和列级集成的A/D转化器的功耗巨细将会大大影响到整个芯片的功耗。所以怎么更好的操控A/D转化器的功耗，下降整个体系的功耗，然后延伸便携视频体系的电池运用时刻，是模仿集成电路规划者所需求考虑的首要问题之一。
3.3进步转化精度和速度
新一代视频技能和3D视频技能的提出，对视频的画面质量有了更高的要求，而A/D转化器的转化精度和速度影响视频画面质量的关键要素。视频播映的帧数受制于转化速度，而视频的画质则受转化精度的影响。怎么开宣布高速高精度的图画传感器用A/D转化器，然后满意不断添加的高画质数字视频的要求，也成为当今一个迫切需求处理的问题。
责任编辑：gt
