1 AD7892的特色及功用
AD7892是美国ANALOG DEVICE公司出产的具有采样坚持功用的逐次迫临式12位高速ADC，依据输入模仿信号规模的不同可分为AD7892－1，AD7892－2， AD7892－3三种类型。其间，AD7892－1输入信号规模为±10V或许±5V（可设置），AD7892－2输入信号规模为0～＋2.5V，这两种的采样转化速率均为500kSPS，AD7892－3的输入信号规模为±2.5V，采样转化速率为600kSPS，AD7892－1和AD7892－3的输入信号过压维护电压分别为±17V和±7V。
AD7892模数转化器具有如下特色：
●单电源作业（＋5V）；
●内含采样坚持放大器；
●具有高速串、并行接口。
AD7892的内部框图如图1所示，它内含模仿信号换算电路、采样坚持电路、A/D转化的基准电源（＋2.5V）、时钟电路、12位逐次迫临式ADC 电路和控制电路，转化的成果可以并行输出，也可以串行输出，十分简单和微处理器或DSP（数字信号处理器）接口。AD7892共有两种封装，一种是24脚双列直插式DIP封装，另一种为贴面式SOIC封装，AD7892的引脚摆放如图2所示。各引脚的功用阐明如表1所列。
2 作业时序和转化后的二进制代码
下面以－40℃～＋85℃的工业品（即A、B类）为例进行介绍，－55℃～＋125℃（即C类）的某些参数略有差异。
2.1 并行输出时序
当MODE脚接高电平时，AD7892为并行输出方法，其时序如图3所示。CONVST信号t1应大于35ns，在上升沿，采样坚持器进入坚持状况，并开端A/D转化，转化时刻tCONV为1.47μs（AD7892－3）或1.6μs（AD7892－1，AD7892－2），转化完毕后EOC脚输出t2≥60ns的负脉冲以进行中止或数据锁存，并在EOC下降沿开端下次采样，也是转化一完毕就开端下次采样，采样时刻tACQ要大于等于200ns（AD7892－3）或400ns（AD7892－1，AD7892－2），当转化完毕后（EOC的下降沿），只需CS和RD有用，通过t6=40ns的时刻，即可在DB0～DB11上取得转化后的12位数据，CS和一般片选相同，可一向有用，外加RD的时刻t5亦应大于35ns。下次采样和本次的输出可一起进行，所以最小的一次采样转化输出时刻关于AD7892－3 来说为1.47＋0.2=1.67μs（600kSPS），而关于AD7892－1和AD7892－2来说为1.6＋0.4=2μs（即 500kSPS），图3中t9≥200ns，t7≈5ns，t3、t4、t8可为零（此刻t9=tACQ）。
2.2 串行输出时序
当MODE脚为低时，为串行方法，时序如图4所示。选用这种方法可和工业规范的微处理器、控制器和DSP等相连。其转化发动信号CONVST、完毕信号EOC、片选CS和图3相同，数据的读出应在EOC的下降沿到下次采样前，即CONVST上升前的200ns（AD7892－3）或400ns（AD7892－1，－2）之间进行。EOC的下降沿可发生中止或发生RFS信号，在读出期间RFS应坚持低电平，不然数据线为三态，SCLK一般由接纳数据者供给，进行同步输出输入的最高频率是20MHz（高、低电平最小时刻为25ns），每一个 SCLK的上升沿延时一段时刻后（最小5ns，最大25ns），在数据线上输出一位，共输出16位数据，前四位是0，后12位是转化后的有用数据，高位在前，DB0是最终一位，16位数据输出后由RFS或第17个SCLK的上升沿（哪个在前，哪个起作用）使输出变为高阻态，读出数据最少需求16个脉冲，假定SCLK的最高频率为20MHz，则读出时刻最少要800ns，在加上采样和转化时刻，关于AD7892－3来说最高速度为400kSPS，关于 AD7892－1和－2来说最高速度为357kSPS。
2.3 转化后的二进制代码
因为三种类型的模仿输入规模不同，因而其转化输出的二进制代码也不同，表2所列为AD7892－1和AD7892－3的输入输出代码、表3所列为AD7892－2的代码。
关于AD7892－1和AD7892－3，FSR为满度规模，如输入为±10V，则FSR=20V，输入为±5V，FSR=10V，输入为±2.5V， FSR=5V。模仿信号从－FSR/2→GND→＋FSR/2改变，输出则从100…000→111…111→000…000→011…111改变。而关于AD7892－2，在输入从0→＋2.5V改变时，输出则从全0→全1。
3 AD7892在CCD图画采会集的使用
图5所示为AD7892用于CCD图画收集体系的电路图。意图是把CCD读出的模仿信号（单极性）转化为12位数字信号，以便微机可以进行处理，该电路选用的是AD7892AN－1的并行输出形式，其速度规划为400kSPS。
在此使用中，将IN2接到IN1，其输入规模为±5V，CCD发生的输出信号经调度电路进行处理后其输出电压规模为－5V～0V，故输出D11～D0为100…000～111…111，即从2048→4095，在D11反相后，锁存器锁存的数据为000…000→011…111，即从0→2047。在微机宣布CONVST信号发动转化的一起，把前次转化的成果的低八位取走，然后取走高四位。
责任编辑：gt
