一、嵌入式体系规划办法改动的布景
嵌入式体系规划办法的演化总的来说是由于运用需求的牵引和IT技能的推进。
跟着微电子技能的不断创新和开展，大规划集成电路的集成度和工艺水平不断前进。硅资料与人类才智的结合，出产出大批量的低本钱、高可靠性和高精度的微电子结构模块，推进了一个全新的技能领域和工业的开展。在此根底上开展起来的器材可编程思维和微处理(器)技能能够用软件来改动和完结硬件的功用。微处理器和各种可编程大规划集成专用电路、半定制器材的许多运用，创始了一个簇新的运用国际，以致广泛影响着并在逐渐改动着人类的出产、日子和学习等社会活动。
计算机硬件渠道功用的大幅度前进，使许多杂乱算法和便利运用的界面得以完结，大大前进了作业效率，给杂乱嵌入式体系辅助规划供给了物理根底。
高功用的EDA归纳开发东西(渠道)得到长足开展，而且其自动化和智能化程度不断前进，为杂乱的嵌入式体系规划供给了不同用处和不同等级集修正、布局、布线、编译、归纳、模仿、测验、验证和器材编程等一体化的易于学习和便利运用的开发集成环境。
硬件描绘言语HDL(Hardware DescrIPtion Language)的开展为杂乱电子体系规划供给了树立各种硬件模型的作业前言。它的描绘才干和笼统才干强，给硬件电路，特别是半定制大规划集成电路规划带来了严重的革新。现在，用得较多的有已成为IEEE为 STD1076规范的VHDL、IEEE STD 1364规范的Verilog HDL和Altera公司企业规范的AHDL等。
由于HDL的开展和规范化，国际上呈现了一批运用HDL进行各种集成电路功用模块专业规划的公司。其使命是按常用或专用功用，用HDL来描绘集成电路的功用和结构，并经过不同等级的验证构成不同等级的IP内核模块，供芯片规划人员安装或集成选用。
IP(Intellectual Property)内核模块是一种预先规划好的乃至已经过验证的具有某种确认功用的集成电路、器材或部件。它有几种不同办法。IP内核模块有行为(behavior)、结构(structure)和物理(physical)3级不同程度的规划，对应有首要描绘功用行为的“软IP内核(soft IP core)”、完结结构描绘的“固IP内核(firm IP core)”和依据物理描绘并经过工艺验证的“硬IP内核(hard IP core)”3个层次。这适当于集成电路(器材或部件)的毛坯、半制品和制品的规划技能。
软IP内核通常是用某种HDL文本提交用户，它已经过行为级规划优化和功用验证，但其间不含有任何详细的物理信息。据此，用户能够归纳出正确的门电路级网表，并能够进行后续结构规划，具有最大的灵敏性，能够很容易地借助于EDA归纳东西与其他外部逻辑电路结组成一体，依据各种不同的半导体工艺，规划成具有不同功用的器材。能够产品化的软IP内核一般电路结构总门数都在5000门以上。可是，假如后续规划不妥，有或许导致整个成果失利。软IP内核又称作虚拟器材。
硬IP内核是依据某种半导体工艺的物理规划，已有固定的拓扑布局和详细工艺，并已经过工艺验证，具有可确保的功用。其供给给用户的办法是电路物理结构掩模地图和全套工艺文件，是能够拿来就用的全套技能。
固IP内核的规划深度则是介于软IP内核和硬IP内核之间，除了完结硬IP内核一切的规划外，还完结了门电路级归纳和时序仿真等规划环节。一般以门电路级网表办法提交用户运用。
TI，Philips和Atmel等厂商便是经过Intel授权，用其MCS51的IP内核模块结合自己的专长开发出有特性的与Intel MCS51兼容的单片机。
常用的IP内核模块有各种不同的CPU(32/64位CISC/RISC结构的CPU或8/16位微操控器/单片机，如8051等)、32/64位 DSP(如320C30)、DRAM、SRAM、EEPROM、Flashmemory、A/D、D/A、MPEG/JPEG、USB、PCI、规范接口、网络单元、编译器、编码/解码器和模仿器材模块等。丰厚的IP内核模块库为快速地规划专用集成电路和单片体系以及赶快占领市场供给了根本确保。
软件技能的前进，特别是嵌入式实时操作体系EOS(Embedded Operation System)的推出，为开发杂乱嵌入式体系运用软件供给了底层支撑和高效率开发渠道。EOS是一种功用强大、运用广泛的实时多使命体系软件。它一般都具有操作体系所具有的各种体系资源管理功用，用户能够经过运用程序接口API调用函数办法来完结各种资源管理。用户程序能够在EOS的根底上开发并运转。它与通用体系机中的OS比较，首要有体系内核言简意赅、开支小、实时性强和可靠性高档特色。完善的EOS还供给各种设备的驱动程序。为了习气网络运用和 Internet运用。还能够供给TCP/IP协议支撑。现在盛行的EOS有3Com公司的Palm OS、Microsoft公司的Windows CE和Windows NT Embedded4.0、日本东京大学的Tron和各种开放源代码的嵌入式Linux以及国内开发成功的凯思集团的Hopen OS和浙江大学的HBOS。
二、嵌入式体系规划办法的改动
曩昔拿手于软件规划的编程人员一般对硬件电路规划“敬而远之”，硬件规划和软件规划被认为是性质彻底不同的技能。
跟着电子信息技能的开展，电子工程身世的规划人员，往往还逐渐进入软件编程。其首要办法是经过微操控器(国内习气称作单片机)的运用，学会相应的汇编言语编程。在规划规划更大的集散操控体系时，必定要用到已遍及的PC机，以其为上端机，然后进一步学习运用Quick BASIC，C，C++，VC和VB等高档言语编程作体系程序，规划体系界面，经过与单片机操控的前端机进行多机通讯构成会集散布操控体系。
软件编程身世的规划人员则很少有爱好去学习运用电路规划。可是，跟着计算机技能的飞速开展，特别是硬件描绘言语HDL的创造，体系硬件规划办法发生了改动，数字体系的硬件组成及其行为彻底能够用HDL来描绘和仿真。在这种情况下，规划硬件电路不再是硬件规划工程师的专利，拿手软件编程的规划人员能够借助于HDL东西来描绘硬件电路的行为、功用、结构、数据流、信号衔接联系和守时联系，规划出满意各种要求的硬件体系。
EDA东西答应有两种规划输入东西，别离习气硬件电路规划人员和软件编程人员两种不同布景的需求。让具有硬件布景的规划人员用已习气的原理图输入办法，而让具有软件布景的规划人员用硬件描绘言语输入办法。由于用HDL描绘进行输入，因而与体系行为描绘更挨近，且更便于归纳、时域传递和修正，还能树立独立于工艺的规划文件，所以，拿手软件编程的人一旦掌握了HDL和一些必要的硬件常识，往往能够比习气于传统规划的工程师规划出更好的硬件电路和体系。所以，习气于传统规划的工程师应该学会用HDL来描绘和编程。
三、嵌入式体系规划的3个层次
嵌入式体系规划有3个不同层次：
1. 第1层次：以PCB CAD软件和ICE为首要东西的规划办法。
这是曩昔直至现在我国单片机运用体系规划人员一向沿袭的办法，其进程是先笼统后详细。
笼统规划首要是依据嵌入式运用体系要完结的功用要求，对体系功用细化，分红若干功用模块，画出体系功用框图，再对功用模块进行硬件和软件功用完结的分配。
详细规划包含硬件规划和软件规划。硬件规划首要是依据功用参数要求对各功用模块所需求运用的元器材进行挑选和组合，其挑选的根本原则便是市场上能够购买到的性价比最高的通用元器材。必要时，须别离对各个没有掌握的部分进行搭试、功用查验和功用测验，从模块到体系找到相对优化的计划，画出电路原理图。硬件规划的要害一步便是运用印制板(PCB)计算机辅助规划(CAD)软件对体系的元器材进行布局和布线，接着是印制板加工、安装和硬件调试。
作业量最大的部分是软件规划。软件规划贯穿整个体系的规划进程，首要包含使命分析、资源分配、模块区分、流程规划和细化、编码调试等。软件规划的作业量首要会集在程序调试，所以软件调试东西便是要害。最常用和最有用的东西是在线仿真器(ICE)。
2. 第2层次：以EDA东西软件和EOS为开发渠道的规划办法。
跟着微电子工艺技能的开展，各种通用的可编程半定制逻辑器材应运而生。在硬件规划时，规划师能够运用这些半定制器材，逐渐把原先要经过印制板线路互连的若干规范逻辑器材克己成专用集成电路(ASIC)运用，这样，就把印制板布局和布线的杂乱性转换成半定制器材内装备的杂乱性。但是，半定制器材的规划并不需求规划人员有半导体工艺和片内集成电路布局和布线的常识和阅历。跟着半定制器材的规划越来越大，可集成的器材越来越多，使印制板上互连器材的线路、安装和调试费用越来越少，不只大大减少了印制板的面积和接插件的数量，下降了体系归纳本钱，增加了可编程运用的灵敏性，更重要的是下降了体系功耗，前进了体系作业速度，大大前进了体系的可靠性和安全性。
这样，硬件规划人员从曩昔挑选和运用规范通用集成电路器材，逐渐转向自己规划和制造部分专用的集成电路器材，而这些技能是由各种EDA东西软件供给支撑的。
半定制逻辑器材阅历了可编程逻辑阵列PLA、可编程阵列逻辑PAL、通用阵列逻辑GAL、杂乱可编程逻辑器材CPLD和现场可编程门阵列FPGA的开展进程。其趋势是集成度和速度不断前进，功用不断增强，结构趋于更合理，运用变得更灵敏和便利。
规划人员能够运用各种EDA东西和规范的CPLD和FPGA等，规划和克己用户专用的大规划集成电路。然后再经过自下而上的规划办法，把用半定制器材规划克己的集成电路、可编程外围器材、所挑选的ASIC与嵌入式微处理器或微操控器在印制板上布局、布线构成体系。
3. 第3层次：以IP内核库为规划根底，用软硬件协同规划技能的规划办法。
20世纪90年代后，进一步开端了从“集成电路”级规划不断转向“集成体系”级规划。现在已进入单片体系SOC(System o-n a chip)规划阶段，并开端进入有用阶段。这种规划办法不是把体系所需求用到的一切集成电路简略地二次集成到1个芯片上，假如这样完结单片体系，是不或许到达单片体系所要求的高密度、高速度、高功用、小体积、低电压、低功耗等目标的，特别是低功耗要求。单片体系规划要从整个体系功用要求动身，把微处理器、模型算法、芯片结构、外围器材各层次电路直至器材的规划严密结合起来，并经过树立在全新理念上的体系软件和硬件的协同规划，在单个芯片上完结整个体系的功用。有时也或许把体系做在几个芯片上。由于，实际上并不是一切的体系都能在一个芯片上完结的;还或许由于完结某种单片体系的工艺本钱太高，以致于失掉商业价值。现在，进入有用的单片体系还属简略的单片体系，如智能IC卡等。但几个出名的半导体厂商正在紧锣密鼓地研发和开发像单片PC这样的杂乱单片体系。
单片体系的规划假如从零开端，这既不实际也无必要。由于除了规划不老练、未经过时刻检测，其体系功用和质量得不到确保外，还会由于规划周期太长而失掉商业价值。
为了加速单片体系规划周期和前进体系的可靠性，现在最有用的一个途径便是经过授权，运用老练优化的IP内核模块来进行规划集成和二次开发，运用胶粘逻辑技能GLT(Glue Logic Technology)，把这些IP内核模块嵌入到SOC中。IP内核模块是单片体系规划的根底，终究购买哪一级IP内核模块，要依据现有根底、时刻、资金和其他条件权衡确认。购买硬IP内核模块危险最小，但支付最大，这是必定的。但总的来说，经过购买IP内核模块不只能够下降开发危险，还能节约开发费用，由于一般购买IP内核模块的费用要低于自己独自规划和验证的费用。当然，并不是所需求的IP内核模块都能够从市场上买得到。为了垄断市场，有一些公司开发出来的要害IP内核模块(至少暂时)是不愿意授权转让运用的。像这样的IP内核模块就不得不自己安排力气来开发。
这3个层次各有各的运用规划。从运用开发视点看，在适当长的一段时刻内，都是选用前2种办法。第3层次规划办法对一般详细运用人员来说，只能用来规划简略的单片体系。而杂乱的单片体系则是某些大的半导体厂商才干规划和完结的，而且用这种办法完结的单片体系，只或许是那些广泛运用、具有必定规划的运用体系才值得投入研发。还有些运用体系，由于技能问题或商业价值问题并不适合用单片完结。当它们以产品办法推出相应单片体系后，运用人员只需会选用即可。所以，3个层次的规划办法会并存，并不会简略地用后者替代前者。 初级运用规划人员会以第1种办法为主;富有阅历的规划人员会以第2种办法为主;很专业的规划人员会用第3种办法进行简略单片体系的规划和运用。但一切的规划人员都能够运用半导体大厂商推出的用第3种办法规划的专用单片体系。
