一、项目概述
1.1 导言
示波器自1933年诞生至今已经有70多年的前史。它是电子电路规划人员用来调查波形的首要东西，它可以让规划人员直观的看到所要观测到的波形。因而，示波器在信号观测范畴一直都扮演着非常重要的人物。传统的模仿示波器信号带宽频率遭到阴极射线管的约束而不可能太高，难以丈量慢速信号或单次瞬变信号，预触发功用难以完结和不便利对波形数据进行数字处理剖析等等，因而在许多使用范畴中存在着局限性。跟着科学技能的飞速展开，单次信号的捕捉，丈量和研讨越来越遭到人们的注重和注重，在信息范畴、高速计算机、高速数据通信和高速数字集成电路及其体系内，面临着硬件、软件、以及由软硬件一起效果而发生的偶发性毛病，迫切需要更高速的示波器才干称心如意的处理这些难题。跟着数字集成电路和高功用微处理器技能的展开，数字存储示波器(DSO)呈现了。数字存储示波器整个体系的调理悉数由微处理器在相应的软件支持下主动进行，包含主动设置、主动丈量、主动校对、波形存储、计算机I/O和打印输出等一系列长处。数字存储示波器的呈现创始了示波器的新纪元，它为示波器的智能化打下了坚实的根底，一起它还标志着示波器的展开进入了一个新的年代。
与此一起，波形发生器也是电子工程人员不可或缺的一种东西，常被称作信号发生器，在教育试验或实践工作中作为信号源为电路供给所需的鼓励信号，因而是一种必不可少的东西。现代新式信号发生器的研发都选用直接数字频率组成(DDS)技能进行，这种技能是第三代频率组成技能的标志，首要特点是计算机参加频率组成，既可以用软件来完结，也可以用硬件来完结，或许二者结合。
本规划研发的多用手持示波函数表依据美国ADI公司试验室电路CN0002和CN0156。CN0002供给了示波器的AD收集端电路，CN0156供给了函数发生器的处理计划，把两种试验室电路经过FPGA加以结合，制造出一种便利且便于带着的手持表。
1.2 项目布景/选题动机
现在市面上的大多数示波器都是台式的，体形过于庞大和粗笨，难以带着，关于狭小的场合使用很不便利，在高空作业和其他特别场合的使用遭到很大的约束，加上价格昂贵，动辄几千上万乃至数万元的价格不是每个人都能承受的，别的市面上手持示波表较少，而且功用单一，价格昂扬，大部分采样率等较低，实践使用价值不大。
本项目便是依据这种布景下展开的，选用美国ADI公司试验室电路CN0002和CN0156作为渠道来进行开发，可以充分发挥相关芯片的最优功用，使得该表功用可以得到必定的确保，而且带有必定频率的波形发生器功用，使得该示波函数表不只具有示波器功用，还集成了信号发生器的功用。
二、需求剖析
2.1 功用要求
规划一个可以正确显现波形而且可以调查波形参数的，没有较大失真的，且带有必定频率的正弦波，方波，三角波输出功用的，便携的，带有必定的锂电管理能力的示波函数表。
2.2 功用要求
示波函数表要求示波器部分实时采样率可以到达125MSPS,模仿带宽在30M以上，可以发生起伏为可以到达5V，频率可以到达14MHZ，分辨率在0.1%的正弦波，三角波和方波。
三、计划规划
3.1 体系功用完结原理
下面就各个模块电路做以简略介绍
1.程控扩大电路和电源电路：
程控扩大器的效果是对输入信号进行衰减或扩大调整，使输出信号电压在AD转化器输入电压要求范围内，到达最好的丈量与调查效果，所以程控扩大器电路在规则带宽内的增益必定要平整，故对运算扩大器的要求比较高。
而数字示波器中最重要的电路是AD转化电路，它的效果是将被测信号采样并转化成数字信号存入存储器，说它是数字示波器的咽喉一点也不为过，由于它直接决议着数字示波器所能丈量的最高频率，依据乃奎斯特定理，采样频率至少是被测信号最高频率的2倍才干复现出被测信号。而在数字示波器中采样频率至少应该是被测信号频率的5~8倍才行，不然底子调查不到信号的波形。
本文的电路选用CN0002中的AD8376和AD9445组合来完结上述功用， 该电路选用双通道、数字可编程、超低失真、高输出线性度、可变增益扩大器(VGA) AD8376和高速ADC，可供给高功用、高频采样，该电路中 AD8376 VGA，可以为AD9445等高速ADC供给可变增益、阻隔和源阻抗匹配。在高带宽时分可以到达比较好的功用，所以应该可以满意需求。
2.信号发生原理DDS介绍
DDS的根本原理是使用采样定理，经过查表法发生波形。DDS的结构有很多种，其根本的电路原理可用图1来表明。
相位累加器由N位加法器与N位累加寄存器级联构成。每来一个时钟脉冲fs，加法器将频率操控字K与累加寄存器输出的累加相位数据相加，把相加后的成果送至累加寄存器的数据输入端。累加寄存器将加法器在上一个时钟脉冲效果后所发生的新相位数据反应到加法器的输入端，以使加法器鄙人一个时钟脉冲的效果下持续与频率操控字相加。这样，相位累加器在时钟效果下，不断对频率操控字进行线性相位累加。由此可以看出，相位累加器在每一个时钟脉冲输入时，把频率操控字累加一次，相位累加器输出的数据便是组成信号的相位，相位累加器的溢出频率便是DDS输出的信号频率。 用相位累加器输出的数据作为波形存储器(ROM)的相位取样地址，这样就可把存储在波形存储器内的波形抽样值(二进制编码)经查找表查出，完结相位到幅值转化。波形存储器的输出送到D/A转化器，D/A转化器将数字量方式的波形幅值转化成所要求组成频率的模仿量方式信号。最终用低通滤波器滤除不需要的取样重量，以便输出频谱纯洁的正弦波信号。
本文的电路选用CN0156供给的计划，完结波形发生器的起伏调理，然后经过低通滤波器，把剩余的杂波滤掉，最终使用运算扩大器进行扩大，使得电压符合要求，然后输出，别的经过检波电路输入到FPGA,进行闭环的调整。
3.4 体系软件流程
3.5 体系估计完结成果
制造一个实时采样率可以到达100MSPS，模仿带宽可以到达30M以上，带有必定存储深度，显现波形不失真，可以显现恣意波形和发生频率可到达14MHZ，频率分辨率为0.1%，输出的电压起伏为0V~5V的三角波，正弦波，方波信号的手持的，便携的示波表。
