本文调查了半导体制作业中晶体管规划从传统平面向3D结构转化的影响，以及其对可编程逻辑器材功能的显着前进。
导言
2013年2月，Altera公司与Intel公司一起宣告了Altera下一代最高功能FPGA产品的出产将独家选用Intel的14nm 3D Tri-Gate(三栅极)晶体管技能。这使得Altera成为当时选用最先进、最高功能半导体技能的独家专业FPGA供货商。本文介绍了三栅极及相关技能的前史与现状，以便了解三栅极技能对高功能FPGA功能的影响，以及其在数字电路速度、功率以及出产方面有何种程度的优势。
晶体管规划的布景
1947年，贝尔实验室展现了榜首支晶体管，选用的是锗“点接触”结构。1954年，硅被初次用于制作双极型晶体管，但直到1960年才呈现了榜首支硅金属氧化物半导体场效应晶体管(MOSFET)。最早的MOSFET为2D平面器材，其电流是从栅极下的硅表面上流过。在大约50年的时刻里，MOSFET器材的根本结构实际上坚持不变。
自从1965年摩尔定律提出以来，MOSFET工艺有了许多的改进与前进，这反过来也使摩尔定律越来越家喻户晓，并应用于半导体产品规划中。曩昔10年来，由于在应变硅和高K金属栅方面的技能打破，MOSFET的功能与功耗一直在继续得到改进。
直到1991年，日立中央研讨实验室的Digh Hisamoto和另一研讨小组宣告了一篇论文，人们才知道到了3D(或“盘绕”)栅极晶体管技能的潜能，它能增强MOSFET功能，并消除短沟道效应。该论文将所述3D结构称为“耗尽型l沟道晶体管”，或DELTA。
1997年，美国国防部高档研讨方案局将一个合约颁发伯克利加州大学的一个研讨团队，要求开发一种依据DELTA概念的深亚微米晶体管。该项研讨成果最早发布在1999年，该器材被叫做“FinFET”，由于晶体管几许结构的中心呈鳍状。
晶体管技能的重要转折点
各家抢先半导体公司的研制部门都在不断地研讨3D晶体管结构的优化与可制作性。有些工艺与专利开展现已宣告和同享，而有些仍保留在企业实验室中。
半导体业研制投入的推动力是世界半导体技能开展路线图(ITRS)，它由一些制作商、供货商和研讨机构组成的一个联盟担任协谐和发布。ITRS提出可完结功能、功耗与密度不断改进的晶体管技能需求以及完结这些方针的相应的研讨项目。ITRS及其揭露出版物经过有关应变硅、高K金属栅以及现在的3D晶体管技能等的制作才干的定论与主张，来保证从摩尔定律获益。依照ITRS供给的文件，以及对学术论文与专利材料文档的剖析，最近十年来3D晶体管技能的研讨现已取得了长足的前进。
承受与研讨
近两年来，有两项重要的发布，使3D晶体管结构成为职业焦点并载入MOSFET晶体管技能史。
榜首项呈现在2011年5月4日，Intel公司宣告在其22nm半导体产品的规划与制作中选用了三栅极晶体管技能，在此之前，运用Hisamoto等在FinFET上的开发与优化作用所做的研制已继续了十来年。它标明三栅极晶体管结构在半导体出产中的实用性和本钱效益都得到了确证，一起也标明晰Intel在半导体技能方面继续处于抢先地位。
第二项是ITRS技能路线图的发布，许多其他半导体制作公司也对此有贡献，它们确定3D晶体管技能是20nm或22nm的更小规划结点上一切递加半导体开展的首要推动力。
三栅极规划的首要长处
三栅极晶体管的3D几许形状与结构供给了一系列优于平面晶体管结构的重要改进，一切这些均与盘绕源漏“沟道”的MOSFET“栅极”的“盘绕”效应有关。这些长处表现在更高的功能、下降的动态功耗和走漏功耗以及晶体管规划密度，还有削减了晶体管对带电粒子单事情翻转(SEU)的敏感度，见图1。
图1：平面与三栅极晶体管结构的有用沟道宽度
三栅极晶体管几许结构较传统平面结构的首要长处体现在导电沟道的有用宽度上。一支晶体管的电流驱动才干和功能与其有用沟道宽度成正比。相较平面晶体管来说，3D晶体管结构的有用沟道宽度得到了显着的前进，由于它能在第三维度上扩展宽度，而不会给规划面积带来任何影响，见图1。这就为晶体管的规划者供给了更好的规划灵活性和更高的功能，而不用像平面晶体管中那样，添加沟道宽度就会对2D面积带来晦气影响。
功耗方面的长处来自于三个鳍侧的栅极电场对沟道的改进操控。与平面晶体管比较，这削减了“关断”状态下从源极到漏极的亚阈值漏电流。别的，三栅极晶体管的电源电压可以大幅减小，并且由于与平面晶体管比较，添加了有用宽度，因此能坚持优异的速度。低电源电压与下降的漏电流相结合，取得了显着的节能作用。
Intel公司在其Intel开发者论坛(2011、2012)中解说说，这种功耗长处源于三栅极晶体管的一种较峻峭的晶体管电压曲线，见图2。晶体管规划可以充分运用这种较峻峭曲线，显着减小漏电流(相对平等功能的平面晶体管)，或大大前进功能(晶体管作业速度)，或一起取得两种长处。
图2：三栅极晶体管结构供给了更峻峭的电压曲线
每一代新的硅制作技能一般都会减缩几许标准，或减小全体的栅极与晶体管结构，然后取得更高密度和更高才干的硅片。3D三栅极结构自身也适应于更高密度的晶体管规划，由于它在第三维度上扩展了晶体管的宽度特性。这样，规划者就可以依据功能、功耗以及晶体管密度封装等方针，在晶体管“鳍片”的标准与宽度两方面做出权衡取舍。以Altera转向14nm三栅极规划为例，Altera将取得两方面的长处，一方面是晶体管几许标准缩小到14nm，别的，经过3D三栅极晶体管规划可得到更高的密度。
SEU优势来自于三栅极结构中衔接鳍片与衬底的小截面积。这样，或许收集到离子化粒子所发生电荷的面积就小于平面晶体管结构。依据Intel对其产品选用三栅极晶体管的22nm完结的前期测验，这下降了带电粒子形成晶体管电路中位翻转的概率。
量产中的三栅极器材
尽管对三栅极晶体管长处的研讨和了解现已继续了一段时刻，但其承受与完结的终究动力将是技能与可制作性，以及性价比。
极小几许标准下(40nm、28nm、22nm或20nm乃至更低)的先进半导体制作需求适当的研制开支，然后将该技能约束在少量稀有十亿美元本钱开支才干的公司。所以，只要少量公司可以从已知的3D晶体管技能优势中获利。Intel公司是仅有一家已在22nm下完结这种规划与制作技能转化的企业，可以在量产水平上，供给有关三栅极晶体管的悉数老练及可制作性的数据。到2013年榜首季度时，该数据现已包含了1亿单位的依据三栅极晶体管的产品。
为了取得该技能在制作与规划方面的老练度，针对3D栅极结构的多个问题与特性现已被认可并予以处理。这些包含对传统平面规划中未予模型化的新的寄生%&&&&&%值的建模，布局的依靠效应，以及用现有光刻设备来生成近距离翘片的双模技能。
电子规划自动化(EDA)社区也是半导体规划者了解FinFET与三栅极规划技能的重要场合。2013年，Cadence与Synopsys等许多公司都做了很多的宣扬及用户教育作业，中心内容是三栅极的影响，以及未来半导体产品规划中的灵活性。
对FPGA及其他半导体器材功能的影响
对FPGA电子产品的规划者而言，三栅极技能的首要优势是：摩尔定律继续适用于晶体管密度、功能、功耗以及单位晶体管本钱的稳步改进。它支撑着消费电子职业、核算渠道开发、软件复杂性的前进、存储器与存储容量的增加、移动设备构思与开展，以及商务自动化与出产功率。
此外，该技能极大改进了对半导体静态与动态功耗的操控。关于FPGA用户，在当时的竞争性规划结点上，可编程逻辑推进到14nm技能乃至更低，就能具有较AS%&&&&&%与ASSP规划方案更强壮的竞争力，而在可编程性、功能、灵活性、敞开核算言语(OpenCL)软件规划输入，以及DSP、收发器、硬化处理器和可装备I/O的集成方面，乃至有着更显着的优势。
Intel公司依据三栅极技能在微处理器产品中量产的状况，向自己的一般投资者社区说明晰他们能取得的清晰利益。该数据包含：从32nm平面转到22nm三栅极规划时，单管动态功耗削减了50%以上;与32nm平面规划比较，22nm三栅极的缺点密度曲线得到了改进;而从32nm平面转到22nm三栅极规划时，SEU发生率下降至1/4至1/10。
Intel在晶体管技能方面的抢先地位
在包含Intel的开发者论坛以及投资者的研讨会在内的多个揭露论坛上，Intel都以一系列与摩尔定律同步的开展标明晰自己已有的技能领导地位。如图3所示，Intel在应变硅与高K金属栅极技能的量产完结方面，具有多年制作抢先地位。关于3D三栅极晶体管技能，Intel于2011年将22nm的三栅极技能投入出产，估计抢先时刻多达四年。
图3：Intel在晶体管技能方面的抢先地位
Intel公司CEO Paul Otellini在2013年4月16日的成绩发布会上表明：“在(2013年)一季度，咱们交给了第1亿片选用咱们革命性3D晶体管技能的22nm(三栅极)处理器，而业界其他人还在尽力交给自己的榜首片产品。”
Intel公司14nm技能的推出将取得另一个抢先优势，这可以回溯到它对工艺与微架构的极闻名的“Tick-Tock(工艺年-构架年)”战略。产品推出的“Tick”周期要依靠于CPU产品中微架构变化的完结，这以后是半导体工艺制作几许标准减缩“Tock”周期。Intel在从22nm转到14nm时坚定地致力于全工艺标准微缩;而其他制作商开发的半导体技能工艺则尚不清晰，他们的工艺路线图不知是否包含了工艺微缩的优势。
从Altera的FPGA取得三栅极技能的长处
只要Altera 14nm工艺高密度高功能FPGA的用户，才或许充分运用Intel三栅极技能的显着优势。这是本文所述两家公司专有制作合作关系的成果。
三栅极硅技能的巨大优势将使Altera可以供给不行思议的高功能FPGA与SoC产品。这包含与其他高端FPGA比较，其中心功能完结了前史性的翻番，将FPGA带入GHz的功能水平。经过工艺、架构与软件的一起前进，全体的静态与动态功耗值都将削减70%。
尽管Intel公司没有揭露14nm制作工艺的概况以及日程表，但Altera用户现在就可以着手将三栅极技能的高功能与低功耗优势用于FPGA规划中。可以开端规划的是Arria 10的20nm FPGA器材组合。然后，用户可以运用管脚对管脚(pin-for-pin)式规划搬迁途径，从Arria 10 FPGA与SoC产品搬迁到Stratix 10 FPGA与SoC产品(一旦可用)。
这样，不管您是FPGA用户仍是体系架构师，都可以着手规划出可以一起兼容Arria 10和Stratix 10系列的产品，而尽量削减改变、修正和再工程化的作业量。所以，您就能用20nm工艺技能和降功耗技能，将最高功能和最低功耗的FPGA推向市场;然后，再运用Intel公司14nm三栅极制作工艺，就可以将这些相同产品推进到以往不行幻想的功能与功率功率。
总结
曩昔，最高功能FPGA产品的判定是一个经验性的参数功能评判进程。但从14nm三栅极技能开端，最高功能的FPGA一定是运用了具有显着优势的晶体管技能的产品。只要Intel公司的14nm三栅极工艺才干供给第二代经验证的出产技能。只要Intel公司的14nm工艺可一起供给三栅极技能的优势，以及全晶体管工艺微缩的长处。一起，Altera是获准选用Intel这种技能的仅有一家首要FPGA公司。您的体系规划选用了三栅极技能后，将保证可以充分运用到这种抢先地位。
