CMOS电路的最末级，通常是用闪现器闪现，或许介入继电器操控大电流，或许向远处传送信号等，很少没有不凭借晶体管的。
可是，在与这个晶体管接口时的困难意外地多。例如，因为与晶体管的基极衔接的电阻过于小，从CMOS引出过大电流；或许电阻过大，使晶体管无法驱动。
下面临各种场所与晶体管的接口作以阐明。
（1）发射极接地NPN晶体管→CMOS：图l3.35（a）一（c）示出同～电源下，Vcc》VDD，Vcc
（2）射极跟从器NPN晶体管→CMOS：与（1）的状况相反，在“L”电往常简单混入噪声，存在从“L”向“H”时简单发生推迟的缺点。图13.36（a）一（c）示出接口例。
（3）发射极接地PNP晶体管→CMOS：如图13. 37（a）所示，在下降时有推迟，在“L”电平要留心噪声。
（4）射极跟从器PNP晶体管→CMOS：其比如示于图13. 37（b）。与（3）的状况相反，上升时发生推迟，“H”电平抗噪声才华弱。
（5）互补电路→CMOS：在（1）～（4）的电路中，当晶体管个CMOS的布线变长时，在“H”或许“L”电平，噪声简单混入，因为布线电容而增大推迟时间。因为这些缺点，所以对布线的长度有约束。这种状况下，运用图13.38所示的互补电路使阻抗下降，关于改进噪声和推迟时间有作用。
（6） CMOS→NPN晶体管：CM0S的输出端因为负载过重而引起电流缺少，或许耐压缺少的场所，需求这种接口。
因为通过CMOS的p沟FET流出的电流（IOH）变成晶体管的基极电流，所以可以驱动它的hfe的电流。进而在驱动大负载的场所，运用达林顿晶体管。
图13. 39示出NPN晶体管驱动电路的比如。
（7） CMOS→PNP晶体管：图13. 40示出电路例。
（8） CMOS→互补电路：将CMOS电路的信号向远方传送的场所，如前所述，为了抗噪声、避免布线电容惹起的推迟，应该选用互补电路。其接口比如示于图13. 41。
责任编辑：gt
