好像摩尔定律所述，数十年来，晶片的密度和速度正呈指数级生长。众所周知，这种高速生长的趋势总有一天会完毕，仅仅不知道当这一刻来暂时，晶片的密度和功用究竟能到达何种程度。跟着技能的开展，晶片密度不断添加，而闸级氧化层宽度不断削减，超大规模积体电路（VLSI）中常见的多种效应变得本来越重要且难以操控，天线效应就是其间之一。在曩昔的二十年中，半导体技能得以迅速开展，催生出更小标准、更高封装密度、更高速电路、更低功耗的产品。本文将评论天线效应以及削减天线效应的解决方案。
天线效应
天线效应或电浆导致闸氧危害是指在MOS晶片制程中，或许发生潜在影响产品良率与可靠性的效应。现在，微影制程选用‘电浆蚀刻’法（或‘干式蚀刻’）制作晶片。电浆是一种用于蚀刻的离子化/活性气体。它可进行超级形式操控（更尖利边际/更少咬边），并完成多种在传统蚀刻中无法完成的化学反应。但凡事都有两面性，它还带来一些副作用，其间之一就是充电危害。
图1：电浆蚀刻进程中的天线效应。
电浆充电危害是指在电浆处理进程中，在MOSFET闸级氧化层上发生非预期的高场应力。在电浆蚀刻进程中，许多电荷集合在多晶矽和金属外表。透过电容器耦合，在闸级氧化层中会构成较大电场，导致发生或许危害氧化层并改动设备阀值电压（VT）的应力。如下图所示，被集合的静电荷被传输到闸极中，透过闸级氧化层，被电流穿隧中和。
清楚明了地，露出在电浆面前的导体面积非常重要，它决议静电荷集合率和穿隧电流的巨细。这就是所谓的‘天线效应’。闸极的导体与氧化层的面积比就是天线比率。一般来说，天线比率可看做是一种电流扩大器，可扩大闸级氧化层穿隧电流的密度。关于特定的天线比率来说，电浆密度越高，穿隧电流越大，也意味着更高的危害。
电浆制作包含3种程序。在导体层形式蚀刻进程中，累积电荷量与周长成正比。而在灰化进程，累积电荷量与面积呈正比。此外，触摸蚀刻进程，累积电荷量与经过区域的面积成正比。
天线比率（AR）的传统界说是指‘天线’导体的面积与所相连的闸级氧化层面积的比率。传统理论以为，天线效应下降程度与天线比率成正比（每个金属层的充电作用是相同的）。可是，天线比率实际上并不取决于天线效应，还需求考虑布局的问题。
布局对充电危害的影响
充电危害的程度是一个几许函数，与极密闸线天线相关。可是因为蚀刻率差异反映出的蚀刻推迟、电浆灰化、氧化沈积以及电浆诱导危害（PID）等原因，使得充电危害更简单遭到电子遮罩效应的影响。
因此，天线效应的新形式需求考虑蚀刻时刻的要素，如公式1。而经过刺进二极体或桥接（布线）操控天线效应，更能有用猜测天线效应，如公式2所示。
AR= Q/A_Gate ………公式1
其间， Q指在蚀刻期间，向闸级氧化层注入的总累积电荷。
v_g=v_（g_max ）+αJ/C 2π/（ω） （（P+p））/（（A+αa）） ………公式2
A为导电层面积，电浆电流密度J下的电容器容量为C
a为闸极面积，电浆电流密度J下的电容器容量为a
α为电容器比
P为天线电容器的周长
p为闸电容器的周长
ω为电浆电源的角频率
依据根据PID的新形式，PID并未取决于AR，但天线电容器与闸极电容器的份额可作为PID的杰出目标。PID取决于电浆电源的频率，当氧化层<4nm，PID将对应力电流变得不灵敏。在不添加J的状况下，添加闸极的介电常数，可添加PID。 削减天线效应的规划解决方案
透过几种规划解决方案，就能下降晶片的天线效应。如跳线法，透过刺进跳线断开存在天线效应的天线，并布线到上一层金属层，直到最终的金属层被蚀刻，一切被蚀刻的金属才与闸相连。
虚拟电晶体则在添加额定闸会削减%&&&&&%器比，PFET比NFET更灵敏，但会发生反向天线效应的问题。添加嵌入式维护二极体的办法是将反向偏置二极体与电晶体中的闸相衔接（在电路正常履行期间，二极体不会影响功用）。此外，在布局和布线后刺进二极体，这种办法仅将二极体衔接到遭到天线效应的金属层。
一个二极体可维护衔接到相同输出埠的一切输入埠。消除天线效应最重要的两个办法就是跳线法和刺进二极体。接下来，咱们将具体评论这两种办法。跳线法是因应天线效应最有用的办法。刺进二极体可解决其他天线问题。
图3：跳线法削减天线效应示意图。
跳线法
跳线是断开存在天线效应的金属层，透过过孔衔接到其它金属层，最终再回到现在层。如下图所示，跳线法将很长的天线分红若干短天线，削减衔接到闸输入的缆线面积，因此削减集合电荷。
值得注意的是，跳线的放置方位十分重要。有必要把跳线放置在可削减布线长度的方位。如图所示，在两张图片中，输入和输出接脚间都有相同长度的距离，仅仅跳线方位稍有不同。第一张图的电路没有遭到天线效应的影响，而第二张图中的电路却遭到了天线效应的影响。
透过这个比如能够很明显的看出，运用跳线（又叫做‘桥接’）可防止天线效应。跳线即断开存在天线效应的金属层，透过过孔将静电荷传送到更高一层的金属层，然后再回到现在层。在金属化的进程中，除了在最高一层上，接脚与很小的缆线面积相衔接，防止该层以下的任何天线问题的发生。 刺进二极体
如图所示，在逻辑闸输入接脚周围刺进二极体，可为底层电路供给一个电荷泄放途径，因此累积电荷就无法对电晶体闸构成威胁。运用二极体可为经过基板集合在金属层上的额定离子供给电荷泄放途径。
图4：在闸周围刺进跳线。
可是，刺进二极领会添加逻辑闸的输入负载，因此增大电路单元面积并影响时序。此外，空间狭小的当地不适合刺进二极体。
总结
在晶片的制作进程中，因为金属层露出在外，导致其上集合许多静电电荷。电荷的数量取决于许多原因，从天线的视点来说，电荷的数量取决于金属的露出面积。金属露出的面积越大，集合的电荷就越多。基板坐落底部并与制作设元件衔接，因此在闸级氧化层发生一个电压梯度。当这个梯度变得足够大时，它将经过爆炸性放电（即‘闪电’）来开释。这个问题对小型技能领域发生非常大的影响，因为电荷放电所带来的危害或许涉及整个闸极。
因为表达天线比率办法并不一致，因此关于每项制程技能而言，天线规矩查看都不同。在需求遭到维护的闸极周围刺进反向偏置二极体，可防止电路遭受天线效应。在晶片正常履行期间，反向偏置二极体可防止电子在电路与二极体间活动，并防止电子流向晶片基板。
可是在制作进程中，电路上的电荷会集合在某一点上，在这一点上电压会超越其接受极限──电压高于电路正常履行的电压，但低于闸极中可预期的静电放电电压。当这种状况发生时，二极体答应电子从电路中流向基板，因此缓解电路中累积的电荷。这是一个非破坏性进程，并且在制作进程中，电路可透过二极体进行屡次放电。
另一个防止遭受天线效应的办法是透过改动金属层对天线进行‘切开’（即‘跳线法’）。当该金属层被制作后，一侧的大片金属层不再电衔接到闸极，因此不会发生天线效应。当经过更高档金属‘桥接’进行衔接时，导体外表不再露出在外，因此不会搜集游离电荷，因此防止了天线效应。
