前言：不同公司，不同等级的ARM架构也是有许多共同的地方，因此以最为广泛使用的2440为实例讲解。一，PLLS3C2440CPU主频可达400MHz，
前语：
不同公司，不同等级的ARM架构也是有许多一起的当地，因而以最为广泛运用的2440为实例解说。
一，PLL
S3C2440 CPU主频可达400MHz，开发板上的外接晶振为12M，经过时钟操控逻辑的PLL（phaselockedloop，锁相环电路）来倍频这个体系时钟。2440有两个PLL（phaselockedloop）一个是MPLL，一个是UPLL。UPLL专用于USB设备，常用频率为48MHz和96MHz。MPLL用于CPU及其他外围器材，用于发生FCLK，HCLK，PCLK三种频率，上电时，PLL并没有被发动，FCLK=Fin=12MHz，若要进步体系时钟，需求软件来发动PLL。
1，FCLK是CPU供给的时钟信号。
2，HCLK是为AHB总线供给的时钟信号，AdvancedHigh-performanceBus，首要用于高速外设，比方内存操控器，中止操控器，LCD操控器，DMA等。
3，PCLK是为APB总线供给的时钟信号，AdvancedPeripheralsBus，首要用于低速外设，比方看门狗，UART操控器，IIS,I2C，SDI/MMC,GPIO，RTCandSPI等。
二，参阅文件
1，http://blog.csdn.net/heqiuya/article/details/8021655
2，http://zhidao.baidu.com/link?url=BAvsqdcOAUPbMGVpv8NPjB8bs9HG9wpnKcZy65C0tK-V71W-TGBE0iVcbs3lmlOZbdVKT96d8Mq5iCr2Si6r8gX1aJxlF32GKwDPrrl55UG
声明：本文内容来自网络转载或用户投稿，文章版权归原作者和原出处所有。文中观点，不代表本站立场。若有侵权请联系本站删除（kf@86ic.com）https://www.86ic.net/xinpin/263363.html
