这儿要谈的时xilinx的spartan-3系列FPGA的装备电路。当然了，其它系列的FPGA装备电路都是迥然不同的，读者能够类推，要点参阅官方供给的datasheet，究竟那才是最威望的材料。这儿特权同学仅仅结合自己的了解，用浅显的言语作一点描绘。
所谓典型，这儿要列出一个市面上最常见的spartan-3的xc3s400的装备电路。一切spartan-3的FPGA装备电路的链接方法都是相同的。Xc3s400是40万门FPGA，它的Configuration
Bitstream尽管只要1.699136Mbit，可是它仍是需求2Mbit的装备芯片XCF02S，不能想当然的认为我的规划简略，最多用到1Mbit，那么我选XCF01S(1Mbit)就能够了。现实并非如此，即便你仅仅用xc3s400做一个流水灯的规划，那么你下载到ROM(XCF02S)里的数据也是1.699136Mbit的，所以关于FPGA的装备ROM的挑选宜大不宜小。
装备电路无非有下面五种：主串，从串，主并，从并，JTAG。前四种是相关于下载到PROM而言的(串并是相关于不同装备芯片是串口和时并口协议和FPGA通讯区别的)，只要JTAG是相关于调试是将装备下载到FPGA的RAM而言的(掉电后丢掉)。FPGA和CPLD比较，CPLD是依据ROM型的，便是在数据下载到CPLD上，掉电后不丢掉。而FPGA则是依据RAM的，假如没有外部ROM存储装备数据，那么掉电后就丢掉数据。所以FPGA都需求外接有装备芯片(当然现在也有依据FLASH的FPGA呈现)。那么咱们就来看一下主串形式下FPGA的装备电路的衔接。
官方的硬件衔接如下：
为了添加装备电路的可靠性，一般咱们咱们添加一些抗搅扰的规划(如添加滤波电容、匹配电阻)：
先看PROM芯片的各个管脚吧。18,19,20脚就不谈了，依据datasheet给供相对应的电平;3脚CLK是接了FPGA的CCLK，数据通讯的同步便是经过FPGA的CCLK发生的时钟进行的;由于运用的芯片时串行的装备芯片，所以只要一个数据信号口DO,衔接到FPGA的DIN口(上图没有画出)，和上面的时钟信号协同作业完结串行数据传输，每逢CLK的上升沿锁存数据，一起PROM内部的地址计数器主动添加;别的还有两条操控信号线时INIT(衔接PROM的OE/RESET)和DONE(衔接PROM的CE)，OE/RESET是为了保证每次重新装备前PROM的地址计数器复位;关于CE脚，官方材料说得也不是很具体，以我个人的了解，CE应该是chip enable的缩写，从它和FPGA的DONE脚衔接咱们不难推断出，FPGA未装备完结时DONE=0，那么装备芯片PROM处于片选状况，而一旦装备完结DONE=1，那么PROM就不再被选通，一起datasheet也提到这个管脚能够直接接地，便是一向片选中，可是这样会使DATA口有继续的数据信号输出，一起导致不必要的电流耗费;CEO脚这儿不接，由于它在多个PROM的装备电路中时作为下一个PROM的OE端信号衔接用的;CF信号时衔接FPAG的PROG_B接口的，它的效果便是发生开端装备信号，它衔接了一个上拉电阻，假如PROG_B发生低电平脉冲则PROM会重新开端一次装备，所以咱们会在这条线上接一个按键到地，假如按键按下那么就会使能PROM重新装备FPGA;还有几个信号接口TDI,TCK,TMS,TDO都是PROM和PC衔接的信号，PC经过这些电路(一般接一片驱动阻隔芯片后经过并口通讯，这儿不要点介绍了)下载数据到PROM中。
上面谈及PROM的信号接口时都顺便的谈到了FPGA的装备管脚。这儿再做一些概括性的阐明。FPGA有7个专用的装备管脚(CCLK,DIN,PROG_B,DONE,HSWAP_EN,M0,M1,M2)，4个专用的JTAG管脚(TDI,TCK,TMS,TDO)，这些管脚是由VCCAUX专门供电的(该系列FPGA一般接VCCAUX=2.5V)。FPGA的M0,M1,M2脚是进行装备形式挑选用的，该电路主串形式下{M0,M1,M2}=000，假如时JTAG下载形式{M0,M1,M2}=101。上面没有提及的HSWAP_EN管脚接地，则是用于设置当FPAG处于装备状况下其它搁置管脚为上拉状况，而假如该管脚接高电平，则FPAG处于装备状况下其它搁置管脚浮空。所认为了削减FPGA装备进程的搅扰，一般把此脚接地。
