cd4046简介
cD4046是通用的CMOS锁相环集成电路，其特点是电源电压规模宽（为3V－18V），输入阻抗高（约100MΩ），动态功耗小，在中心频率f0为10kHz下功耗仅为600μW，属微功耗器材。
cd4046引脚图及功用
1脚相位输出端，环路人锁时为高电平，环路失锁时为低电平。
2脚相位比较器Ⅰ的输出端。
3脚比较信号输入端。
4脚压控振动器输出端。
5脚制止端，高电平时制止，低电平时答应压控振动器作业。
6、7脚外接振动电容。
8、16脚电源的负端和正端。
9脚压控振动器的操控端。
10脚解调输出端，用于FM解调。
11、12脚外接振动电阻。
13脚相位比较器Ⅱ的输出端。
14脚信号输入端。
15脚内部独立的齐纳稳压管负极。
cd4046作业原理
输入信号 Ui从14脚输入后，经扩大器A1进行扩大、整形后加到相位比较器Ⅰ、Ⅱ的输入端，开关K拨至2脚，则比较器Ⅰ将从3脚输入的比较信号Uo与输入信号Ui作相位比较，从相位比较器输出的差错电压UΨ则反映出两者的相位差。UΨ经R3、R4及C2滤波后得到一操控电压Ud加至压控振动器VCO的输入端9脚，调整VCO的振动频率f2，使f2敏捷迫临信号频率f1。VCO的输出又经除法器再进入相位比较器Ⅰ，持续与Ui进行相位比较，最终使得f2＝f1，两者的相位差为必定值，完成了相位确定。若开关K拨至13脚，则相位比较器Ⅱ作业，进程与上述相同。
cd4046分频倍频电路规划详解
规划选用锁相环芯片cd4046和分频器cd4518完成，作用杰出，cd4046压控振动输出到分频器cd4518的时钟输入端，经分频后回馈到cd4046的鉴相器输入端，和待倍频的输入信号进行相位比较，得出的相位差通过低通滤波器发生一个操控电压调理压控振动器的输出振动频率，当鉴相器的两输入端频率相位相同时（即相位确定），压控振动器的输出频率即为倍频和的频率。
注意事项：
1、芯片外围电路参数的挑选应严厉依照DATASHEET上的要求进行挑选。
2、倍频的倍数不能太大，太大的话会形成倍频出来的成果很不安稳。
3、精确挑选R1、C1和R2的参数，这三项的参数假如设置不正确将会形成倍频输出不对的成果。
