怎么进步电子产品的抗搅扰才能和电磁兼容性
在研发带处理器的电子产品时，怎么进步抗搅扰才能和电磁兼容性？
1、 下面的一些体系要特别留意抗电磁搅扰：
(1) 微操控器时钟频率特别高，总线周期特别快的体系。
(2) 体系含有大功率，大电流驱动电路，如发生火花的继电器，大电流开关等。
(3) 含弱小模仿信号电路以及高精度A/D改换电路的体系。
2、 为添加体系的抗电磁搅扰才能采纳如下方法：
(1) 选用频率低的微操控器：
选用外时钟频率低的微操控器能够有用下降噪声和进步体系的抗搅扰才能。相同频率的方波和正弦波，方波中的高频成份比正弦波多得多。尽管方波的高频成份的波 的起伏，比基波小，但频率越高越简单发射出成为噪声源，微操控器发生的最有影响的高频噪声大约是时钟频率的3倍。
(2) 减小信号传输中的畸变
微操控器首要选用高速CMOS技能制作。信号输入端静态输入电流在1mA左右，输入电容10PF左右，输入阻抗适当高，高速CMOS电路的输出端都有适当 的带载才能，即适当大的输出值，将一个门的输出端经过一段很长线引到输入阻抗适当高的输入端，反射问题就很严峻，它会引起信号畸变，添加体系噪声。当 Tpd＞Tr时，就成了一个传输线问题，有必要考虑信号反射，阻抗匹配等问题。
信号在印制板上的推迟时刻与引线的特性阻抗有关，即与印制线路板资料的介电常数有关。能够粗略地以为，信号在印制板引线的传输速度，约为光速的1/3到1/2之间。微操控器构成的体系中常用逻辑电话元件的Tr（规范推迟时刻）为3到18ns之间。
在印制线路板上，信号经过一个7W的电阻和一段25cm长的引线，线上推迟时刻大致在4~20ns之间。也便是说，信号在印刷线路上的引线越短越好，最长不宜超越25cm。并且过孔数目也应尽量少，最好不多于2个。
当信号的上升时刻快于信号推迟时刻，就要依照快电子学处理。此刻要考虑传输线的阻抗匹配，关于一块印刷线路板上的集成块之间的信号传输，要防止呈现Td＞Trd的状况，印刷线路板越大体系的速度就越不能太快。
用以下结论概括印刷线路板规划的一个规矩：
信号在印刷板上传输，其推迟时刻不该大于所用器材的标称推迟时刻。
(3) 减小信号线间的穿插搅扰：
A点一个上升时刻为Tr的阶跃信号经过引线AB传向B端。信号在AB线上的推迟时刻是Td。在D点，因为A点信号的向前传输，抵达B点后的信号反射和AB 线的推迟，Td时刻以后会感应出一个宽度为Tr的页脉冲信号。在C点，因为AB上信号的传输与反射，会感应出一个宽度为信号在AB线上的推迟时刻的两倍， 即2Td的正脉冲信号。这便是信号间的穿插搅扰。搅扰信号的强度与C点信号的di/at有关，与线间间隔有关。当两信号线不是很长时，AB上看到的实践是 两个脉冲的迭加。
CMOS工艺制作的微操控由输入阻抗高，噪声高，噪声容限也很高，数字电路是迭加100~200mv噪声并不影响其作业。若图中AB线是一模仿信号，这种 搅扰就变为不能容忍。如印刷线路板为四层板，其中有一层是大面积的地，或双面板，信号线的不和是大面积的地时，这种信号间的穿插搅扰就会变小。原因是，大 面积的地减小了信号线的特性阻抗，信号在D端的反射大为减小。特性阻抗与信号线到地间的介质的介电常数的平方成反比，与介质厚度的自然对数成正比。若AB 线为一模仿信号，要防止数字电路信号线CD对AB的搅扰，AB线下方要有大面积的地，AB线到CD线的间隔要大于AB线与地间隔的2~3倍。可用部分屏蔽 地，在有引结的一面引线左右两头布以地线。
(4) 减小来自电源的噪声
电源在向体系供给动力的一起，也将其噪声加到所供电的电源上。电路中微操控器的复位线，中断线，以及其它一些操控线最简单受外界噪声的搅扰。电网上的强干 扰经过电源进入电路，即便电池供电的体系，电池自身也有高频噪声。模仿电路中的模仿信号更饱尝不住来自电源的搅扰。
(5) 留意印刷线板与元器材的高频特性
在高频状况下，印刷线路板上的引线，过孔，电阻、电容、接插件的散布电感与电容等不行疏忽。电容的散布电感不行疏忽，电感的散布电容不行疏忽。电阻发生对 高频信号的反射，引线的散布电容会起作用，当长度大于噪声频率相应波长的1/20时，就发生天线效应，噪声经过引线向外发射。
印刷线路板的过孔大约引起0.6pf的电容。
一个线路板上的接插件，有520nH的散布电感。一个双列直扦的24引脚集成电路扦座，引进4~18nH的散布电感。
这些小的散布参数关于这行较低频率下的微操控器体系中是能够疏忽不计的；而关于高速体系有必要予以特别留意。
(6) 元件安置要合理分区
元件在印刷线路板上摆放的方位要充分考虑抗电磁搅扰问题，准则之一是各部件之间的引线要尽量短。在布局上，要把模仿信号部分，高速数字电路部分，噪声源部分（如继电器，大电流开关等）这三部分合理地分隔，使相互间的信号耦合为最小。
G 处理好接地线
印刷电路板上，电源线和地线最重要。战胜电磁搅扰，最首要的手法便是接地。
关于双面板，地线安置特别考究，经过选用单点接地法，电源和地是从电源的两头接到印刷线路板上来的，电源一个接点，地一个接点。印刷线路板上，要有多个返 回地线，这些都集聚到回电源的那个接点上，便是所谓单点接地。所谓模仿地、数字地、大功率器材地开分，是指布线分隔，而最终都聚集到这个接地址上来。与印 刷线路板以外的信号相连时，一般选用屏蔽电缆。关于高频和数字信号，屏蔽电缆两头都接地。低频模仿信号用的屏蔽电缆，一端接地为好。
对噪声和搅扰十分灵敏的电路或高频噪声特别严峻的电路应该用金属罩屏蔽起来。
(7) 用好去耦电容。
好的高频去耦电容能够去除高到1GHZ的高频成份。陶瓷片电容或多层陶瓷电容的高频特性较好。规划印刷线路板时，每个集成电路的电源，地之间都要加一个去 耦电容。去耦电容有两个作用：一方面是本集成电路的蓄能电容，供给和吸收该集成电路开门关门瞬间的充放电能；另一方面旁路掉该器材的高频噪声。数字电路中 典型的去耦电容为0.1uf的去耦电容有5nH散布电感，它的并行共振频率大约在7MHz左右，也便是说关于10MHz以下的噪声有较好的去耦作用，对 40MHz以上的噪声几乎不起作用。
1uf，10uf电容，并行共振频率在20MHz以上，去除高频率噪声的作用要好一些。在电源进入印刷板的当地和一个1uf或10uf的去高频电容往往是有利的，即便是用电池供电的体系也需求这种电容。
每10片左右的集成电路要加一片充放电电容，或称为蓄放电容，电容巨细可选10uf。最好不必电解电容，电解电容是两层溥膜卷起来的，这种卷起来的结构在高频时表现为电感，最好运用胆电容或聚碳酸酝电容。
去耦电容值的选取并不严厉，可按C=1/f核算；即10MHz取0.1uf，对微操控器构成的体系，取0.1~0.01uf之间都能够。
下降噪声与电磁搅扰的一些经历。
(1) 能用低速芯片就不必高速的，高速芯片用在要害当地。
(2) 可用串一个电阻的方法，下降操控电路上下沿跳变速率。
(3) 尽量为继电器等供给某种方式的阻尼。
(4) 运用满意体系要求的最低频率时钟。
(5) 时钟发生器尽量接近到用该时钟的器材。石英晶体振荡器外壳要接地。
(6) 用地线将时钟区圈起来，时钟线尽量短。
(7) I/O驱动电路尽量接近印刷板边，让其赶快脱离印刷板。对进入印制板的信号要加滤波，从高噪声区来的信号也要加滤波，一起用串终端电阻的方法，减小信号反射。
(8) MCD无用端要接高，或接地，或界说成输出端，集成电路上该接电源地的端都要接，不要悬空。
(9) 闲置不必的门电路输入端不要悬空，闲置不必的运放正输入端接地，负输入端接输出端。
(10) 印制板尽量运用45折线而不必90折线布线以减小高频信号对外的发射与耦合。
(11) 印制板按频率和电流开关特性分区，噪声元件与非噪声元件要间隔再远一些。
(12) 单面板和双面板用单点接电源和单点接地、电源线、地线尽量粗，经济是能接受的话用多层板以减小电源，地的容生电感。
(13) 时钟、总线、片选信号要远离I/O线和接插件。
(14) 模仿电压输入线、参阅电压端要尽量远离数字电路信号线，特别是时钟。
(15) 对A/D类器材，数字部分与模仿部分宁可一致下也不要穿插。
(16) 时钟线垂直于I/O线比平行I/O线搅扰小，时钟元件引脚远离I/O电缆。
(17) 元件引脚尽量短，去耦电容引脚尽量短。
(18) 要害的线要尽量粗，并在两头加上保护地。高速线要短要直。
(19) 对噪声灵敏的线不要与大电流，高速开关线平行。
(20) 石英晶体下面以及对噪声灵敏的器材下面不要走线。
(21) 弱信号电路，低频电路周围不要构成电流环路。
(22) 任何信号都不要构成环路，如不行防止，让环路区尽量小。
