摘要：CIC梳状滤波器具有结构简略、规整，占用存储量小，不需求乘法器，完成简略且速度高级特色，在高速抽取或插值体系使用广泛。选用DSP Builder软件东西，在Simulink平台上构建了一级4阶CIC梳状滤波器仿真模型，经过多种EDA东西仿真与剖析，终究在EP2C35F484C8型FPGA得到了最高呼应速度为138.89 MHz的高速CIC梳状滤波器，其功能远优于DSP通用处理器的完成办法。
0 导言
CIC(Cascade Integrator Comb)滤波器最早由Hogenauer提出，后来呈现了许多改善的结构方式。跟着芯片技能的快速开展、多相滤波技能的广泛使用以及无线通信商场的敏捷生长，CIC低通滤波器得到了广泛的使用。长期以来，CIC梳状滤波器一般是在通用DSP处理器上完成的，因为DSP处理器的次序履行特性的约束，其速度很难满意一些高速抽取与插值体系的需求。FPGA具有优秀的全硬件并行履行的特性，研讨CIC梳状滤波器的规划及其FPGA完成具有重要的现实含义。
本文选用DSP Builder建模的办法，研讨一级4阶CIC梳状滤波器及其FPGA完成办法，为CIC梳状滤波器规划及其FPGA完成的研讨供给了一种新的思路。
1 CIC梳状滤波器原理
CIC滤波器冲激呼应如式(1)所示：
单级CIC数字滤波器的结构如图1所示。
频率区间(0～2π/R)为CIC数字滤波器的主瓣，其他区间称为其旁瓣。不难看出，跟着信号频率的增大，CIC数字滤波器的旁瓣电平不断减小。其间，榜首旁瓣电平表达式如式(6)所示：
图2是CIC抽取滤波器的幅频特性，可见，单级CIC滤波器的旁瓣电平比较大。
2 根据DSP Builder的FPGA开发办法
图3是使用DSP Builder软件东西来开发FPGA的根本流程。规划榜首步是建模，主要是调用DSPBuilder软件中的元件构建数字体系模型。之后对树立的模型进行仿真测验。
仿真经过之后再运转Signal Compiler信号编译器将模型转化成寄存器传输级硬件描绘言语。然后使用QuartusⅡ软件进行编译、逻辑归纳、适配(结构归纳)及时序网表提取等操作，终究生成编程文件和时序网表文件。终究再下载到FPGA/CPLD芯片上进行硬件测验。
3 CIC梳状滤波器建模
调用DSP Builder东西包中的模块，构建了CIC滤波器单元结构模型，如图4所示。CIC梳状滤波器主要由加减法器和推迟单元组成。
将根本单元模型封装成一个子体系，构建一级CIC树状滤波器仿真模型如图5所示。滤波器输入信号由典型的正弦信号叠加白噪声组成，经一级CIC梳状滤波器后送示波器输出成果。
4 仿真与成果剖析
图6是CIC梳状滤波器模型仿真成果，其间图6(上)为梳状滤波器输入信号波形，图6(下)为输出信号波形。能够看出，经过一级CIC梳状滤波器后，输入信号中的高频噪声得到了较好的按捺。
模型仿真经过今后，运转Signal Compiler信号编译器，将模型转换成VHDL言语程序，发生测验向量文件，然后用ModelSim进行寄存器传输级仿真，仿真成果如图7所示，能够看出，RTL寄存器传输级仿真成果与Matlab中模型仿真成果根本共同，进一步验证了模型的正确性。
再调用QuartusⅡ进行逻辑归纳与适配，终究在Altera公司CycloneⅡ系列EP2C35F484C8型FPGA上得到了最高呼应频率为138.89 MHz的CIC梳状滤波器，其功能远高于选用DSP通用处理器完成的滤波器。
5 结语
CIC梳状滤波器的规划及其FPGA完成具有重要的含义。本文选用DSP Builder体系建模的办法研讨CIC梳状滤波器的规划具有重要的参考价值。当然，本文只研讨了一级四阶CIC梳状滤波器的功能，在实践使用中，能够根据需求进行二级或许多级级联，以进步C%&&&&&%梳状滤波器的全体功能。
