您的位置 首页 5G

FPGA规划开发软件Quartus II的运用技巧之: 编译及仿真工程

可以使用Quartus II Simulator在工程中仿真任何设计。根据所需的信息类型,可以进行功能仿真以测试设计的逻辑功能,也可以进行时序仿真。在目标器件中测试设计的逻辑功能和最坏情况下的时序,或

5.6 编译仿真工程

5.6.1 编译

编译的过程如下。

(1)首要把顶层模块设置为Top-Level Entry,如图5.15所示。

(2)挑选“processing”菜单的“Start Compilation”选项进行编译,如图5.16所示。

图5.15 设置顶层模块 图5.16 开端编译

(3)检查“message”栏中的过错,改正直到没有过错停止。

图5.17 编译无过错

5.6.2 仿真

能够运用Quartus II Simulator在工程中仿真任何规划。依据所需的信息类型,能够进行功用仿真以测验规划的逻辑功用,也能够进行时序仿真。在方针器材中测验规划的逻辑功用和最坏情况下的时序,或许选用Fast Timing模型进行时序仿真,在最快的器材速率等级上仿真尽可能快的时序条件。

下面是运用Quartus II Simulator进行仿真的过程。

(1)设置顶层模块。

Quartus II软件能够仿真整个规划,也能够仿真规划的一部分。经过指定工程中的某一个规划实体为顶层规划实体,即可仿真该顶层实体及其一切隶属规划实体,如图5.18所示。

(2)树立波形文件。

挑选新建其他文件对话框的“Vector Waveform File”树立.vmf文件,如图5.19所示。

图5.18 设置顶层模块 图5.19 树立仿真波形文件

(3)增加调查信号。

经过图5.20~图5.22向新建的波形文件增加调查信号。

首要经过双击图5.20的空白区域增加调查信号。

然后在弹出的对话框中填写要刺进的信号名,如图5.21所示。

图5.20 在仿真界面中增加调查信号 图5.21 刺进信号对话框

也能够运用Node Finder挑选指定的信号,如图5.22所示。

(4)增加鼓励。

经过拖曳波形,发生想要的鼓励输入信号。能够经过如图5.23所示的东西条为波形图增加信号。

图5.22 “Node Finder”对话框 图5.23 波形操控东西条

如图5.24所示是增加鼓励后的波形示例。

图5.24 波形示例

(5)功用仿真。

增加完鼓励信号后,保存波形文件。挑选东西栏中“Simulator Tool”东西进行仿真,如图5.25所示。

首要做功用仿真,先单击“Generate Functional Simulation Netlist”按钮发生仿真需求的网表文件,然后把“Overwrite simulation input file with simulation result”选中(不然不能显现仿真成果),单击“Start”按钮进行仿真。

仿真完成后,单击“Open”按扭翻开仿真成果,如图5.26所示。

(6)时序仿真。

功用仿真正确后,能够参加延时模型,进行时序仿真。将Simulation mode选为Timing形式,如图5.27所示。

图5.25 “Simulation Tool”对话框 图5.26 仿真成果

图5.27 仿真形式设置

仿真完毕后,输出的波形会呈现延时,如图5.28所示。

图5.28 时序仿真成果的延时

声明:本文内容来自网络转载或用户投稿,文章版权归原作者和原出处所有。文中观点,不代表本站立场。若有侵权请联系本站删除(kf@86ic.com)https://www.86ic.net/yingyong/5g/194280.html

为您推荐

联系我们

联系我们

在线咨询: QQ交谈

邮箱: kf@86ic.com

关注微信
微信扫一扫关注我们

微信扫一扫关注我们

返回顶部