arm是一种嵌入式芯片，比单片机功用强，能够针对需求添加外设。类似于通用cpu，可是不包含桌面核算机。EETOP专业博客—电子工程师自己的家乡u0010~u000Fh-Nu0006{u0016Xu0005tY#Y!P
DSP首要用来核算，核算功用很强悍，一般嵌入式芯片用来操控，而DSP用来核算，比如一般手机有一个arm芯片，首要用来跑界面，应用程序，DSP或许有两个，adsp,mdsp，或一个，首要是加密解密，调制解调等。
FPGA和CPLD都是可编程逻辑器材，都能够用VHDL或verilog HDL来编程，一般CPLD运用乘积项技能，粒度粗些；FPGA运用查找表技能，粒度细些，适用触发器较多的逻辑。其实大都时分都疏忽它们的差异，一般在规划ASIC芯片时要用FPGA验证，然后再把VHDL等程序映射为固定的地图，制造ASIC芯片，在规划VHDL程序时，有或许要运用C仿真。
SOC便是单片体系，首要是器材太多规划杂乱，本钱高，牢靠性差等缺陷，所以单片体系是一个发展趋势。
SOPC便是可编程芯片体系，便是能够用FPGA/CPLD完结一个单片体系，比如altera的Nios软核处理器嵌入到Stratix中。
●FPGA与CPLD的差异EETOP专业博客—电子工程师自己的家乡(Z/w0]u001Af0Cu0004[u0007Xu001Bo
体系的比较,与我们同享：
虽然ＦＰＧＡ和ＣＰＬＤ都是可编程ＡＳＩＣ器材,有许多一起特色,但由于ＣＰＬＤ和ＦＰＧＡ结构上的差异,具有各自的特色:
ＣＰＬＤ更适合完结各种算法和组合逻辑,ＦＰ ＧＡ更适合于完结时序逻辑。换句话说,ＦＰＧＡ更适合于触发器丰厚的结构,而ＣＰＬＤ更适合于触发器有限而乘积项丰厚的结构。
②ＣＰＬＤ的接连式布线结构决议了它的时序推迟是均匀的和可猜测的,而ＦＰＧＡ的分段式布线结构决议了其推迟的不行猜测性
③在编程上ＦＰＧＡ比ＣＰＬＤ具有更大的灵敏性。ＣＰＬＤ通过修正具有固定内连电路的逻辑功用来编程,ＦＰＧＡ首要通过改动内部连线的布线来编程;ＦＰ ＧＡ可在逻辑门下编程,而ＣＰＬＤ是在逻辑块下编程。
④ＦＰＧＡ的集成度比ＣＰＬＤ高,具有更杂乱的布线结构和逻辑完结。
⑤ＣＰＬＤ比ＦＰＧＡ运用起来更便当。ＣＰＬＤ的编程选用Ｅ2ＰＲＯＭ或ＦＡＳＴＦＬＡＳＨ技能,无需外部存储器芯片,运用简略。而ＦＰＧＡ的编程信息需存放在外部存储器上,运用方法杂乱。
⑥ＣＰＬＤ的速度比ＦＰＧＡ快,并且具有较大的时刻可猜测性。这是由于ＦＰＧＡ是门级编程,并且ＣＬＢ之间选用分布式互联,而ＣＰＬＤ是逻辑块级编程,并且其逻辑块之间的互联是集总式的。
⑦在编程方法上,ＣＰＬＤ首要是依据Ｅ2ＰＲＯＭ或ＦＬＡＳＨ存储器编程,编程次数可达1万次,长处是体系断电时编程信息也不丢掉。ＣＰＬＤ又可分为在编程器上编程和在体系编程两类。ＦＰＧＡ大部分是依据ＳＲＡＭ编程,编程信息在体系断电时丢掉,每次上电时,需从器材外部将编程数据从头写入ＳＲＡＭ中。其长处是能够编程恣意次,可在作业中快速编程,然后完结板级和体系级的动态装备。
⑧ＣＰＬＤ保密性好,ＦＰＧＡ保密性差。EETOP专业博客—电子工程师自己的家乡u001CVu000FS4V8S-o
⑨一般情况下,ＣＰＬＤ的功耗要比ＦＰＧＡ大,且集成度越高越显着。
随著杂乱可编程逻辑器材(CPLD)密度的进步,数字器材规划人员在进行大型规划时,既灵敏又简略,并且产品能够很快进入市场。许多规划人员现已感遭到CPLD简略运用、时序可猜测和速度高级长处,但是,在曩昔由于遭到CPLD密度的约束,他们只好转向FPGA和ASIC。现在,规划人员能够体会到密度高达数十万门的CPLD所带来的长处。
CPLD结构在一个逻辑途径上选用1至16个乘积项,因而大型杂乱规划的运转速度能够猜测。因而,原有规划的运转能够猜测,也很牢靠,并且修正规划也很简略。CPLD在本质上很灵敏、时序简略、路由功用极好,用户能够改动他们的规划一起坚持引脚输出不变。与FPGA比较,CPLD的I/O更多,尺度更小。
现在,通讯体系运用许多规范,有必要依据客户的需求装备设备以支撑不同的规范。CPLD可让设备做出相应的调整以支撑多种协议,并随著规范和协议的演化而改动功用。这为体系规划人员带来很大的便当,由于在规范没有彻底老练之前他们就能够著手进行硬件规划,然后再修正代码以满意终究规范的要求。CPLD的速度和推迟特性比纯软件计划更好,它的NRE费用低於ASIC,更灵敏,产品也能够更快入市。CPLD可编程计划的长处如下：
●逻辑和存储器资源丰厚(Cypress Delta39K200的RAM超越480 Kb)EETOP专业博客—电子工程师自己的家乡u0006
●带冗余路由资源的灵敏时序模型EETOP专业博客—电子工程师自己的家乡
●改动引脚输出很灵敏
●能够装在体系上后从头编程
●I/O数目多EETOP专业博客—电子工程师自己的家乡u001D
●具有可确保功用的集成存储器操控逻辑EETOP专业博客—电子工程师自己的家乡
●供给单片CPLD和可编程PHY计划EETOP专业博客—电子工程师自己的家乡
由于有这些长处,规划建模本钱低,可在规划进程的任一阶段添加规划或改动引脚输出,能够很快上市的结构EETOP专业博客—电子工程师自己的家乡CPLD是属於粗粒结构的可编程逻辑器材。它具有丰厚的逻辑资源(即逻辑门与寄存器的份额高)和高度灵敏的路由资源。CPLD的路由是衔接在一起的,而FPGA的路由是分割开的。FPGA或许更灵敏,但包含许多跳线,因而速度较CPLD慢。EETOP专业博客—电子工程师自己的家乡CPLD以群阵列（array of clusters）的方式摆放,由水平缓笔直路由通道衔接起来。这些路由通道把信号送到器材的引脚上或许传进来,并且把CPLD内部的逻辑群衔接起来.CPLD之所以称作粗粒,是由于,与路由数量比较,逻辑群要大得到。CPLD的逻辑群比FPGA的根本单元大得多,因而FPGA是细粒的。
CPLD的功用块EETOP专业博客—电子工程师自己的家乡u0010Ou0003Wu001DU9I6Xu0
CPLD最根本的单元是宏单元。一个宏单元包含一个寄存器(运用多达16个乘积项作为其输入)及其它有用特性。
由于每个宏单元用了16个乘积项,因而规划人员可布置很多的组合逻辑而不必添加额定的途径。这便是为何CPLD被认为是”逻辑丰厚”型的。
宏单元以逻辑模块的方式摆放(LB),每个逻辑模块由16个宏单元组成。宏单元履行一个AND操作,然后一个OR操作以完结组合逻辑。
每个逻辑群有8个逻辑模块,一切逻辑群都衔接到同一个可编程互联矩阵。
每个群还包含两个单端口逻辑群存储器模块和一个多端口通道存储器模块。前者每模块有8,192b存储器,后者包含4,096b专用通讯存储器且可装备为单端口、多端口或带专用操控逻辑的FIFO。
CPLD有什麽长处？EETOP专业博客—电子工程师自己的家乡(o-k F�T2?:j5X1lu0017Ku0005Wu0017Zu
I/O数量多
u0011O Ru0011Qu0012lu001DG5l;QGuestCPLD的长处之一是在给定的器材密度上可供给更多的I/O数,有时乃至高达70%。EETOP时序模型简略
优于其它可编程结构之处在于它具有简略且可猜测的时序模型。这种简略的时序模型首要应归功于CPLD的粗粒度特性。
CPLD可在给定的时刻内供给较宽的持平状况,而与路由无关。这一才能是规划成功的要害,不光可加速初始规划作业,并且可加速规划调试进程。EETOP专业博客—电子工程师自己的家乡粗粒CPLD结构的长处EETOP专业博客—电子工程师自己的家乡:CPLD是粗粒结构,这意味著进出器材的途径通过较少的开关,相应地推迟也小。因而,与等效的FPGA比较,CPLD可作业在更高的频率,具有更好的功用。CPLD的另一个长处是其软件编译快,由于其易于路由的结构使得布放规划使命愈加简略履行。
细粒FPGA结构的长处
FPGA是细粒结构,这意味著每个单元间存在细粒推迟。假如将少数的逻辑严密摆放在一起,FPGA的速度适当快。但是,随著规划密度的添加,信号不得不通过许多开关,路由推迟也快速添加,然后削弱了全体功用。CPLD的粗粒结构却能很好地习惯这一规划布局的改动。
灵敏的输出引脚
CPLD的粗粒结构和时序特性可猜测,因而规划人员在规划流程的后期仍能够改动输出引脚,而时序仍坚持不变。
新的CPLD封装EETOPCPLD有多种密度和封装类型,包含单芯片自引导计划。自引导计划在单个封装内集成了FLASH存储器和CPLD,无须外部引导单元,然后可下降规划杂乱性并节约板空间。在给定的封装尺度内,有更高的器材密度同享引脚输出。这就为规划人员供给了”扩大”规划的便当,而无须更改板上的引脚输出。
●其实象作业量特别大的运算，一般仍是用FPGA/ASIC来完结的，
比如在手机基带芯片中，码片级的运算，一般是用FPGA/ASIC，
而比特级的运算，应该用DSP完结的多。
