一、关于HDL
1. HDL简介
HDL ： Hardware Discription Language 硬件描绘言语，即描绘FPGA/CPLD内部逻辑门的作业状况，来完成必定电路。
跟着EDA技能的开展，运用硬件言语规划PLD/FPGA成为一种趋势。现在硬件描绘言语有VHDL、Verilog、Superlog、System C、Cynlib C++、C Level等。 各种言语有各种优势，依据业界使用而定。
2. VHDL和Verilog差异
在业界，VHDL和Verilog是首要的两种硬件描绘言语，首要差异如下：
(1)VHDL开展的较早，语法严厉，而Verilog HDL是在C言语的基础上开展起来的一种硬件描绘言语,语法较自在。
(2)VHDL的书写规矩比Verilog烦琐一些，但verilog自在的语法也简单让少量初学者犯错。
(3)国内电子专业许多会在本科阶段教授VHDL,但社会上Verilog使用的较多，这给初学者带来了必定的磨难。
3. 其他
现在呈现用于CPLD/FPGA规划的硬件C言语编译软件，尽管还不老练，使用很少，但它有可能会成为继VHDL和Verilog之后，规划大规模CPLD/FPGA的又一种手法如现在的Nios II ，就是HDL与SystemC 结合。等往后ARM嵌入FPGA之后，这种结合将会愈加的亲近。
相同没有彻底盛行的SystemVerilog-2005，相当于在Verilog-2001语法上的进一步扩展，在语法和功能上的晋级。现在更多的人倾向于使用Verilog-2001，尤其是某些老的工程师。
二、怎么学习HDL
FPGA编程言语，深入浅出，归于硬件描绘言语。由于VHDL、Verilog归于类C言语，学过C言语的人会很快。
Bingo电子生计中，当年先学的也是C言语，之后开端开端学FPGA，用的是语法相对比较谨慎的VHDL(其时没进行教材变革，校园用的是VHDL)，一年后，由于沟通、材料、以及将来作业等方面的需求，在几天内转向了Verilog，从此，他踏了不归路。Bingo在此退学者学习Verilog，假如您是在校大学生，校园仍旧组织您学VHDL，那另当别论。初学者能够找一个不错的书，看一遍，抄几个例程，玩玩流水灯(或者说看完本书的例程)，便能很快入门O(∩_∩)O~。
关于语法，本书中Bingo不想多做负担的论述。国内外教科书，闻名网站，名人博客中都现已写的清清楚楚。此处推介在线中文网站：http://www.fpga.com.cn/hdl.htm
