现代集成电路选用精细杂乱的电路来保证其敞开后进入已知状况，保存存储器内容，快速引导，而且在其关断时节约功耗。本文分两部分，供给有关运用上电复位和关断功用的一些主张。
断电仍是关断?
当然是关断!对这个问题感到吃惊的人会大声说道。其他人或许会深思二者有何差异。关断形式常常会保存存储器内容，发动时刻更短，漏电流超低，而假定堵截电源，这一切都不复存在。可是，假定不需求这些特性呢?规划人员会让电源坚持稳定并运用关断形式而糟蹋电源吗?为何不能简略地通过堵截电源来下降漏电流?关断形式是否存在一些根本的深层次的要求?感到疑惑不解?请看下文。
引诱与危险
现代体系包含丰厚的特性，这是通过多层次的杂乱规划完成的，常常涉及到不止一个芯片。功耗是许多运用都关怀的，比如便携式医疗设备，因而这些芯片常常包含一种或多种关断形式。这些形式供给存储器内容保存、外设运用和快速敞开等特性，而耗费的电源电流十分少。另一种办法是彻底关断电源。这会彻底堵截芯片的电源，不允许任何电流进入电源引脚。尽管能够下降功耗，但这种办法存在一些严峻的副效果。
考虑一个包含多个芯片的杂乱体系，这些芯片通过多路复用总线相连。假定该体系规划用于功耗受限的运用，简略地堵截未在运用的芯片电源好像有利可图，尤其是在不需求关断形式供给的其他特性的时分。堵截电源可下降漏电流，但没有电源时，引脚对输入信号或许起到低阻抗节点的效果，导致不行猜测的操作和潜在的体系级要挟。尽管断电选项或许很诱人，但关断形式对杂乱体系有着根本上的长处：它使各芯片处于已知的、期望的状况，即便芯片在低功耗与高功用形式之间循环，也能坚持安全可靠的操作。详细状况可通过调查一个I/O节点来了解。
简略示例
图7中的引脚衔接到一个复用节点，其操作由一个经验证的体系架构设定。作为I/O引脚，它一起具有输入和输出功用。
不考虑功率开关所用器材的问题，断开此芯片的电源(假定不需求任何芯片操作)将导致图8所示的状况，芯片内核处处都是不知道状况。在最坏状况下，浮置栅极输出器材(MOUT, p 和MOUT, n)或许会在休眠时露出于意想不到的外部电压下。关于本例所示的CMOS I/O，这或许发生一个经由NMOS漏极衔接的对地低阻抗衔接(赤色亮显)。高电流将导致前一级的驱动才能透支，然后危害芯片中的MOS电路，乃至芯片自身。即便未危害体系，其功用也会下降。
关断形式
关断形式为芯片供给额定的一重维护，可防备上述意外作业状况。完成办法会因不同的形式、产品系列和供货商而异，但重点是在芯片内核休眠时供给安全的I/O鸿沟，坚持已知的、可信赖的低功耗状况。长处是体系器材之间的I/O操作(例如通过体系级多路复用总线)不会要挟到休眠中的器材。一个完成计划是在低功耗形式下将I/O引脚置于高阻态，使衔接到鸿沟引脚的内部节点处于已精确界说的状况。图9 显现了一个简化的完成计划。信号对内部电路无影响，从根本上保证其安全。其他完成计划(例如浅休眠形式)也能够让I/O外设坚持上电，一起保证在关断形式期间芯片外设与内核之间的操作得到验证。这使得芯片在坚持低功耗的一起，能够处理激活状况下的运用景象。此外，该体系下降了功率开关的本钱;如若不然，将需求运用一个很大的低电阻器材，其漏电流和导通状况功耗均会相当大。
关断形式因芯片和供货商而异，因而，浅休眠形式之类称号的意义并不总是相同。有些支撑保存存储器内容，有些则供给更多的中止数或其他类似特性。与彻底断电比较，这些形式的一个杰出优势是能够缩短体系呼应时刻。有些电路供给独自的I/O电源和内核电源。这种别离的一个长处是，电路板规划人员能够堵截内核电源以下降漏电流，而I/O 则坚持上电。强烈主张必定要从产品数据手册取得精确的详细信息，保证所需的特性和维护办法遭到产品的支撑。
尺度不断缩小的影响
作为器材尺度缩小的天然结果，现代IC工艺技术供给更高密度的封装，使得关断形式的优化运用越来越重要。不过，这也下降了器材的压力处理才能。例如，28nm 器材的栅极氧化物就比相应的180nm 器材要薄。这样，断电形式下栅极电压所施加的压力更有或许损坏较小的器材。此外，布局相关的参数也或许导致尺度较小的器材发生灾难性毛病。
所有这些影响使得关断形式对现代器材越来越有吸引力。现代芯片充盈着各种特性，包含成百上千万的元件;假定坚持敞开，每个器材都或许发生漏电流。优化特性运用并关断芯片中不运用的部分，能够消除其间的大部分漏电流。但是用户应该保证供货商清晰支撑这些形式，而不要企图自行开发关断功用。
更多景象
关于关断的完好拼图还缺几片。假定一起堵截接地衔接(这将构成另一条低阻抗途径)会怎样?这与直接驱动I/O引脚而不使能电源的ESD 状况类似，假定信号满足强，或许会触发ESD 维护结构，导致高电流流经其他相连的I/O引脚，发生假上电状况。更有或许的状况是信号稍弱一点，但仍然强到足以通过一条途径(如I/O箝位)抵达电源。信号或许无法触发电源箝位，但会在电源上引起意想不到的虚电压，然后形成不知道作业状况，详细景象取决于芯片的拓扑结构。任一状况下，假定电路状况继续如此，则芯片或许受损，除非前一级现已中止供给高电流。假定信号强度不足以触发I/O箝位，它仍或许会对所遇到的第一个晶体管施压，长时刻操作后或许会损坏该晶体管。
假定断开电源并拉低电源输入呢?这种状况下，芯片无起浮电源，不或许触发任何ESD 结构，但PMOS漏极电压或许高于主体电压，使漏极-主体二极管正偏。这样，来自前一级的电流将通过PMOS 器材流至地，直至器材焚毁、前一级中止供给电流或规划人员注意到报警。
定论
关断形式使得体系级呼应更快速、更安全，因而是不行短少的特性，尤其是在调查杂乱体系中的完好信号链时。假定器材之间的交互很有限，或许体系全体很简略，足以保证不会呈现杂乱状况，则能够考虑彻底堵截电源。
