文章转自ADI官网，版权归属原作者一切
摘要
锁相环(PLL)是现代通讯体系的根本构建模块PLLs 一般用在无线电接收机或发射机中，首要供给”本振”(LO)功用；也可用于时钟信号分配和降噪，并且越来越多地用作高采样速率模数或 数模转化的时钟源.
由于每一代PLL的噪声功能都在改进，因而电源噪声的影响变得越来越显着，某些状况下乃至可限制噪声功能。
本文评论图1所示的根本PLL计划，并调查每个构建模块的电源办理要求。
PLL中，反应操控环路驱动电压操控振荡器(VCO)，使振荡器频率（或相位）准确盯梢所施加基准频率的倍数。许多优异的参阅文献 (例如Best的锁相环1),解说了PLL的数学分析；ADI的ADIsimPLL™等仿真东西则对了解环路传递函数和核算很有协助。下面让我们顺次调查一下PLL构建模块。
VCO和VCO推压
电压操控振荡器将来自鉴相器的差错电压转化成输出频率。器材”增益”界说为KVCO,一般以MHz/V表明。电压操控可变电容二极管(变容二极管)常用于调理VCO内的频率。VCO的增益一般足以供给充沛的频率掩盖规模，但仍不足以下降相位噪声，由于任何变容二极管噪声都会被扩大KVCO倍，然后添加输出相位噪声。
多频段集成VCO的出现，例如用于频率合成器ADF4350的集成VCO，可防止在KVCO与频率掩盖规模间进行取舍，使PLL规划人员能够运用包含数个中等增益VCO的IC以及智能频段切换程序，依据已编程的输出频率挑选恰当的频段。这种频段切割供给了广大的整体规模和较低噪声。
除了需求从输入电压改动转化至输出频率改动(KVCO),外，电源动摇也会给输出频率改动带来搅扰成分。VCO对电源动摇的灵敏度界说为VCO 推压 (Kpushing),一般是所需KVCO.的一小部分。例如，Kpushing 一般是KVCO的5%至20%。因而，关于高增益VCO，推压效应增大，VCO电源的噪声奉献就愈加无足轻重。
VCO推压的丈量方法如下：向VTUNE引脚施加直流调谐电压，改动电源电压并丈量频率改动。推压系数是频率改动与电压改动之比，如表1所示，运用的是ADF4350 PLL。
表1. ADF4350 VCO推压测
| VCO 频段 (MHz) |
Vtune (V) |
f1 (MHz) at VVCO = 3 V |
f2 (MHz) at VVCO = 3.3 V |
Kpushing = Δf/ΔV (MHz/V) |
| 2200 | 2.5 | 2233.446 | 2233.061 | 1.28 |
| 3300 | 2.5 | 3331.112 | 3331.799 | 2.3 |
| 4400 | 2.5 | 4462.577 | 4464.242 | 5.55 |
参阅文献2中提到了另一种方法：将低频方波直流耦合至电源内，一起调查VCO频谱任一侧上的频移键控 (FSK)调制峰值（图2）。峰值间频率差错除以方波起伏，便得出VCO推压系数。该丈量方法比静态直流测验更准确，由于消除了与直流输入电压改动相关的任何热效应。图2显现ADF4350 VCO输出在3.3 GHz、对标称3.3 V电源施加10 kHz、0.6 V p-p方波时的频谱分析仪曲线图。关于1.62 MHz/0.6 V或2.7 MHz/V的推压系数，终究差错为3326.51 MHz – 3324.89 MHz = 1.62 MHz。该成果可与表1中的静态丈量 2.3 MHz/V比较。
在PLL体系中，较高的VCO推压意味着VCO电源噪声的添加倍数更大。为尽或许下降对VCO相位噪声的影响，需求低噪声电源。
Reference 3 和Reference 4供给了不同低压差调理器(LDO)怎么影响PLL相位噪声的示例。例如，文献中对ADP3334和ADP150 LDO为ADF4350供电时的功能进行了比较。ADP3334调理器的集成均方根噪声为27 μV（40多年来，从10 Hz至100 kHz）。该 成果可与ADF4350评价板上运用的LDO ADP150的9 μV比较。图3中能够看出已丈量PLL相位噪声频谱密度的差异。丈量使 用4.4 GHz VCO频率进行，其间VCO推压为最大值（表1），因而归于最差状况成果。ADP150调理器噪声满意低，因而对 VCO噪声的奉献能够忽略不计，运用两节（假定”无噪声”）AA电池重复丈量可承认这一点。
图3强调了低噪声电源关于ADF4350的重要性，但对电源或 LDO的噪声该怎么要求呢？
与VCO噪声相似，LDO的相位噪声奉献能够当作加性成分ΦLDO(t), 如图4所示。再次运用VCO超量相位表达式得到：
或许在频域中为：
其间vLDO(f)是LDO的电压噪声频谱密度。
1 Hz带宽内的单边带电源频谱密度SΦ(f)由下式得出：
以dB表明时，用于核算电源噪声引起的相位噪声奉献的公式如下：
 |
(1) |
其间L(LDO) 是失调为f时，调理器对VCO相位噪声(以dBc/Hz表明)的噪声奉献；f; Kpushing是VCO推压系数，以Hz/V表明；vLDO(f)是给定频率偏移下的噪声频谱密度，以V/√Hz表明.
在自在形式VCO中，总噪声为LLDO值加VCO噪声。以dB表明则为：
例如，试考虑推压系数为10 MHz/V、在100 kHz偏移下测得相位噪声为–116 dBc/Hz的VCO：要在100 kHz下不下降VCO噪声功能，所需的电源噪声频谱密度是多少？电源噪声和VCO噪声作为方和根添加，因而电源噪声应比VCO噪声至少低6 dB，以便将噪声奉献降至最低。所以LLDO应小于–122 dBc/Hz。运用公式1，
求解vLDO(f),
在100 kHz偏移下，vLDO(f)= 11.2 nV/√
给定偏移下的LDO噪声频谱密度一般可经过LDO数据手册的 典型功能曲线读取。
当VCO连接在负反应PLL内时，LDO噪声以相似于VCO噪声的方法经过PLL环路滤波器进行高通滤波。因而，上述公式仅适用于大于PLL环路带宽的频率偏移。在PLL环路带宽内，PLL可成功盯梢并滤 LDO噪声，然后下降其噪声奉献。
LDO滤波
要改进LDO噪声，一般有两种挑选：运用具有更少噪声的LDO，或许对LDO输出进行后置滤波。当无滤波器的噪声要求超越经济型LDO的才能时，滤波选项或许是不错的挑选。简略的LC π 滤波器一般足以将带外LDO噪声下降20 dB（图5）。
挑选器材时需求十分当心。典型电感为微亨利规模内（运用铁氧体磁芯），因而需求考虑电感数据手册中指定的饱和电流 (ISAT),作为电感下降10%时的直流电平。VCO耗费的电流应小于ISAT. 有用串联电阻(ESR)也是一个问题，由于它会形成滤波器两头的IR压降。关于耗费300 mA直流电流的微波VCO，需求ESR小于0.33 ?的电感，以发生小于100 mV的IR压降。较低的非零ESR还可按捺滤波器呼应并改进LDO安稳性。为此，挑选具有极低寄生ESR的电容并添加专用串联电阻或许较为实践。上述计划可运用可下载的器材评价器如NI Multisim™在SPICE 中轻松完成仿真。
电荷泵和滤波器
电荷泵将鉴相器差错电压转化为电流脉冲，并经过PLL环路滤波器进行积分和滑润处理。电荷泵一般可在最多低于其电源电压(VP)0.5 V的电压下作业。例如，假如最大电荷泵电源为5.5 V，那么电荷泵只能在最高5 V输出电压下作业。假如VCO需求更高的调谐电压，则一般需求有源滤波器。有关实践PLL的有用信息和参阅规划，请拜见电路笔记CN-0174,5处理高压的方法请拜见”运用高压VCO规划高功能锁相环,”6该文章发表于模仿对话第43卷第4期(2009)。有源滤波器的替代计划是运用PLL和针对更高电压规划的电荷泵，例如ADF4150HV.ADF4150HV可运用高达30 V的电荷泵电压作业，然后在许多状况中省去了有源滤波器。
电荷泵的低功耗使其看似颇具吸引力，可运用升压转化器从较低的电源电压发生高电荷泵电压，但是与此类DC-DC转化器相关的开关频率纹波或许在VCO的输出端发生搅扰杂散音。高PLL杂散或许形成发射机发射屏蔽测验失利，或许下降接收机体系内的灵敏度和带外堵塞功能。为协助辅导转化器纹波的标准，运用图6的丈量设置针对各种PLL环路带宽取得全面电源按捺曲线图与频率的联系。
17.4 mV (–22 dBm)的纹波信号经沟通耦合至电源电压，并在频率规模内进行扫描。在每一频率下丈量杂散水平，并依据–22dBm输入与杂散输出电平间的差异（以dB表明）核算PSR。留在恰当方位的0.1 μF和1 nF电荷泵电源去耦电容为耦合信号供给必定衰减，因而发生器处的信号电平添加，直至在各频率点下引脚上直接测得17.4 mV。成果如图7所示。
在PLL环路带宽内，跟着频率添加，电源按捺开始变差。跟着频率挨近PLL环路带宽，纹波频率以相似于基准噪声的方法衰减，PSR改进。该曲线图显现，需求具有较高开关频率（抱负状况下大于1 MHz）的升压转化器，以便尽或许下降开关杂散。别的，PLL环路带宽应尽或许降至最低。
1.3 MHz时,ADP1613便是一款适宜的升压转化器。假如将PLL环路带宽设置为10 kHz，PSR或许到达大约90 dB；环路带宽为80 kHz时，PSR为50 dB。首要处理PLL杂散水平要求后，能够回头决议升压转化器输出所需的纹波电平。例如，假如PLL需求小于–80 dBm的杂散，且PSR为50 dB，则电荷泵电源输入端的纹波功率需小–30 dBm，即20 mV p-p。假如在电荷泵电源引脚邻近放置满意的去耦电容，上述水平的纹波电压可运用纹波滤波器轻松完成。例如，100 nF去耦电容在1.3MHz时可供给20 dB以上的纹波衰减。应当心运用具有恰当电压额定值的电容；例如，假如升压转化器发生18 V电源，应运用具有20V或更高额定值的电容。
运用依据Excel的规划东西ADP161x. 能够简化升压转化器和纹波滤波器的规划。图8显现用于5 V输入至20 V输出规划的用户 输入。为将转化器级输出端的电压纹波降至最低，该规划挑选噪声滤波器选项，并将VOUT 纹波场设定为最小值。高压电荷泵的功耗为2 mA（最大值），因而 IOUT为10 mA以供给裕量。该规划运用20 kHz的PLL环路带宽，经过ADF4150HV评价板,进行测验。依据图7，或许取得约70dB的PSR。由于PSR极佳，此设置未在VCO输出端出现显着的开关杂散(< –110 dBm)，即使是在省去噪声滤波器时。
作为终究试验，将高压电荷泵的PSR与有源滤波器（现在用于发生高VCO调谐电压的最常见拓扑结构）进行比较。为履行丈量，运用无源环路滤波器将起伏为1 V p-p的沟通信号注入ADF4150HV的电荷泵电源(VP)与图6的丈量设置相同。后以有源滤波器替代持平带宽的无源滤波器，重复相同的丈量。所用的有源滤波器为CPA_PPFFBP1型，如ADIsimPLL所述（图9）。
为供给公正的比较，电荷泵和运算扩大器电源引脚上的去耦相同，即10 μF、10 nF和10 pF电容并联。丈量成果显现于图10中：与有源滤波器比较，高压电荷泵的开关杂散水平下降了40 dB至45 dB。运用高压电荷泵改进的杂散水平部分可解说为经过有源滤波器看到的环路滤波器衰减更小，其间注入的纹波在第 一极点之后，而在无源滤波器中注入的纹波坐落输入端
最终一点：图1所示的第三电源电轨（分压器电源，最终一点：图1所示的第三电源电轨（分压器电源，AVDD/DVDD—与VCO 和电荷泵电源比较具有较宽松的电源要求，由于PLL(AVDD)的RF部分一般是具有安稳带隙参阅偏置电压的双极性ECL逻辑级，所以相对不受电源影响。别的，数字CMOS模块本质上对电源噪声具有更强的抵抗力。因而，主张挑选(DVDD)能够满意此电轨电压和电流要求的中等功能LDO，并在一切电源引脚邻近充沛去耦；一般100 nF和10 pF并联就够了。
结束语
以上已评论首要PLL模块的电源办理要求，并针对VCO和电荷泵电源计算出标准。ADI公司为电源办理和PLL IC供给多种规划支撑东西，包含参阅电路和处理计划,还有各种仿真东西，如ADIsimPLL和ADIsimPower.了解电源噪声和纹波对PLL功能的影响后，规划人员能够回头计算电源办理模块的标准，然后完成功能最佳的PLL规划。
参阅电路
1Best, Roland E. Phase Locked Loops: Design, Simulation, and Applications. 6th edition. 2007. McGraw-Hill. ISBN 9780071493758.
2Colin, Dennis. Externally Induced VCO Phase Noise. Micronetics, Inc. Reprint: Microwave Journal. Feb 2002.
3Collins, Ian. Integrated PLLs and VCOs [Part 2]. Radio-Electronics.com. Nov 2010.
4Circuit Note CN-0147, Powering a Fractional-N Voltage-Controlled Oscillator (VCO) with Low Noise LDO Regulators for Reduced Phase Noise. Analog Devices. 2010.
5Circuit Note CN-0174, Low Noise, 12 GHz, Microwave Fractional-N Phase-Locked Loop (PLL) Using an Active Loop Filter and RF Prescaler. Analog Devices. 2010.
6Harney, Austin. “Designing High-Performance Phase-Locked Loops with High-Voltage VCO.” Analog Dialogue, 43-12. 2009.
