数字通信网中，帧同步是同步复接设备中最重要的部分，他包含帧同步码的发生和帧同步码的辨认，其间接纳端的帧同步辨认电路的结构对同步功能的影响是首要的。
1 作业原理
完成帧同步的根本办法是在发送端预先规定的时隙，即帧同步码时隙，刺进一组特别码型的帧同步码组。在接纳端使用同步码的自相关性承认帧的同步方位。帧同步码组可所以会集刺进的，也可所以涣散刺进的。关于涣散的帧同步码刺进办法，其作业原理与会集刺进办法相相似，下面就以会集刺进帧同步码为例来阐明帧同步的作业原理。
帧同步进程有查找态、校核态和同步态。其状况转化图如图1所示。
|
|
查找态 在数据接纳的开始时刻或帧未同步时，帧同步进入查找态。在数据流中寻觅帧同步码(111lOlOOOO)；当数据流与帧同步码相一起，标明已查找到一个同步帧头；可发动进入帧同步的校核状况。
校核态 为了避免信号中呈现虚伪同步；找到第1组同步码后越过1帧长度有必要再次承认帧同步码。若接连通过M帧同步码承认均同步正确，则体系当即转入同步状况；不然存在假同步；回来查找态。由初次查找到帧同步头到进入同步态的M帧时叫后方保护时刻。
同步态 帧同步处于同步状况时；若接连N帧帧同步正确则仍保持在同步状况。考虑到接纳的数据流帧同步码或许受外界搅扰而存在误码，在同步状况中只要接连N帧丢掉同步码才进入失步状况，并回来查找态。其间N帧时叫前方保护时刻。因为有前方保护时刻，在接纳进程中尽管呈现某帧同步码误码，但体系并不会当即进入失步状况。由此可削减因误码而进入失步状况的或许性。
2 帧同步完成
咱们VHDL言语完成了帧同步的规划，规划程序如下：
首要对相关参数进行界说：
type state_type is (s0，s1，s2)；
／／体系状况(查找态、校核态、同步态)
constant syn_code：bit_vector：=110100； ／／帧同步码
constant syn_code_length：integer：=6； ／／帧同步码长度
constant max_m：integer：=2； ／／前方保护帧数
constant max_n：integer：=3； ／／后方保护帧数
variable m：integer range 0 to max_m：=0；
／／接连获取同步码数
variable n：integer range 0 to max_n：=0；
／／接连丢掉同步码数
variable reg：bit_vector(syn_code_length downto 1)；
／／移位寄存器
variable state：state_type：=s0； ／／初始状况
其次，把接纳到的数据送人移位寄存器，并对送人的数据同步码检测。当体系处于不同状况时，其状况转化如下：
(1)在查找态，其VHDL言语描绘如下：
if(clk’event and clk=’1′)then
case state is
when so=>if(reg=syn_code)then //查找态
state：=sl；
m：=1，
else
m：=0；
end if；
(2)在校核态，其VHDL言语描绘如下
if(clk’event and clk=’1′)then
case state is
when s1=>if(reg=syn_code)then //校核态
m：=m+1；
if(m=max_m)then
state：=s2；
m：=O；
end if；
else
state：=s0；
m：=0；
end if；
(3)在同步态，其VHDL言语描绘如下：
if(clk’event and clk=’1′)then
case state is
when s2=>if(reg=syn_code)then ／／同步态
n：=0；
else
n：=n+1；
if(n=max_n)then
state：=s0；
n：=Os
end if
end if
3 体系仿真
假定同步码为110100，帧长为14，前方保护为2帧，后方保护为3帧，输人数据data为：
010 11010001010100 010 11010001010100 1010001010100 01010101010100 11010001010100 10000001010100 10000001010100 10000001010100 10
则输出syn的仿真波形如图2所示。
由图2能够看出，体系刚开始时处于查找态，当体系捕获到同步码时，即进入校核态；当体系接连2次捕获到同步码时，体系进入同步状况。在同步态，体系只要接连3次丢掉帧同步码时才承认失步，从头进入查找态。在详细使用中，可根据实际需要对程序中的同步码、帧长、前后方保护时刻进行调整，使体系处于最佳作业状况。
|
|
4 结 语
因为VHDL对规划的描绘具有相对独立性，因而规划者能够不明白硬件的结构，只需知道规划的方针。这种规划办法集规划、模仿、综合为一体的规划办法，能有效地缩短电路规划周期，削减或许发生的过错，降低了开发本钱，在未来现代数字体系中将会起着越来越重要的效果。用VHDL来进行数字体系规划既便利又简略，还具有杰出的可移植性和保护性，代表着现代数字体系规划的走向。
