摘要：规划了一种多通道频率丈量体系。体系由模仿开关、信号调度电路、FPGA、总线驱动电路构成，完结对频率信号的分压、扩大、滤波、比较、丈量，具有回路自测试功用，可与主设备进行数据交互，具有精度高、可扩展、易保护的特色，有必定的工程运用价值。
频率丈量电路是许多检测与操控体系的重要组成部分，在航空机载计算机范畴具有广泛的运用环境。跟着检测与操控体系杂乱程度的进步，频率丈量电路也被提出了新的要求，例如多通道实时收集、高精度丈量等。FPGA的特色是完全由用户经过软件进行装备和编程，然后完结某种特定的功用，且能够重复擦写，因而，以FPGA为中心进行电路建立已成为当时数字体系规划的干流办法。本文运用FPGA规划了一种多通道频率丈量体系，易于扩展，精度较高，符合实践的需求。
1 体系硬件规划
体系硬件由模仿开关、信号调度电路、FPGA及其外围电路、总线驱动电路构成。
模仿开关完结对频率信号输入通道的切换，当体系处于正常作业状况时，外部输入的正弦信号经模仿开关进入后级电路，进行频率丈量;当体系处于自测试状况时，由FPGA发生一个频率稳定的方波信号，该信号经模仿开关进入后级电路进行频率丈量，经过比照设定频率和丈量频率的共同性来监测整个体系是否存在毛病点。
信号调度电路完结对正弦信号的前级处理，规划准则是满意全频段信号的调度需求，分以下几级电路：1)运用3个阻值相同的电阻对正弦信号进行1/3分压，避免高频信号的幅值超越扩大器及比较器的输入电压阈值;2)运用外表扩大器对正弦信号进行扩大，原因是低频信号的幅值低于比较电压，假如不进行扩大就不具有比较含义，并且扩大器具有输出电压饱满特性，不会形成扩大器的输出电压超越比较器的输入电压阈值;3)运用运算扩大器及分立的阻容对正弦信号进行二阶RC滤波;4)运用比较器将正弦信号转化成方波信号，供FPGA收集。
FPGA及其外围电路是整个丈量体系的中心。外围电路包含以下几个部分：1)电源转化电路，将5V电源转化为FPGA作业必需的3.3 V及2.5 V电源;2)程序存储器电路，担任存储可执行逻辑代码，供FPGA作业时调用;3)JTAG接口电路，便利开发者进行可编程逻辑的烧写和调试。FPGA首要完结以下几个功用：1)发生1路用于体系自测试的幅值为3.3 V、频率为100 Hz的方波信号;2)进行逻辑译码，依据总线指令操控模仿开关及总线驱动芯片的动作;3)对输入信号进行数字滤波，丈量信号频率，并将计算成果送到数据总线上供主设备收集。
总线驱动电路是丈量体系与主设备进行数据交互的桥梁，完结FPGA电平与LBE总线电平之间的彼此转化，并合作读写时序操控数据的流转方向。当丈量体系不需求与主设备进行通讯时，封闭输出使能开关，确保丈量体系的数据不会搅扰到总线数据。
体系硬件结构框图如图1所示。
2 可编程逻辑规划
2.1 测频公式
丈量频率的办法首要有两种：
1)测频法。在给定时间T(N个基准信号f0)内对被测信号进行周期计数，计数值为M，则被测信号的频率为：
因为计数器只能计整数，所以差错由△M=±1引起，计算成果的差错为：
由式(2)能够看出，在时间T必定的情况下，频率越高，相对差错越小。
2)测周法。在被测信号一个周期内对基准脉冲f0计数，计数值为M，则被测信号的频率为：
因为计数器只能计整数，所以差错由△M=±1引起，计算成果的差错为：
由式(4)能够看出，在基准脉冲f0必定的情况下，频率越低，相对差错越小。
综上所述，测频法比较合适高频信号，测周法比较合适低频信号。本体系丈量的正弦信号频率规模为20～3 300 Hz，为了进步丈量精度，选用测周法的思维规划可编程逻辑电路。
2.2 可编程逻辑规划
可编程逻辑选用模块化的规划思维，依据不同数量的通道需求，重复“调用”测频模块，装备逻辑电路，便于进行功用扩展。测频电路的原理如图2所示，图中带有“D”字样的功用块表明D触发器，带有“mux”字样的功用块表明多路选择器，带有“count”或“cnt”字样的功用块表明计数器。
频率丈量的进程首要分为四个进程：输入信号同步、数字滤波、频率计数、计数值输出。
1)因为输入被测频率信号fre_in为异步信号，因而需求经过两级同步器对其进行同步处理，得到同步后的频率信号fre_reg1、fre_ reg2。
2)因为体系时钟频率为33 MHz，被测频率信号的频率相对较低，为了削减毛刺对频率丈量的影响，一起到达体系要求的可测频率规模，可对同步后的频率信号进行滤波处理，其上限截止频率设为3 300 Hz，滤除毛刺信号，生成实在的被测频率信号。其完结办法为：设置两个减法计数器pos_num和neg_num，分别在fre_reg2的高电子和低电子期间进行计数，其初始值均为4999。当pos_num和neg_num均可计数到0时，阐明fre_reg2信号的频率不超越3300Hz，生成实在的被测频率信号fre_real1信号;假如pos_num和neg_num计数值不能到达0，则阐明fre_ reg2信号频率大于3 300 Hz，将被视为毛刺信号被过滤掉。
3)对过滤后的实在被测频率信号fre_real1进行上升沿判别，以确认频率计数的开端与完毕，操控频率计数器的计数与输出进程。
4)计数值输出进程中，需设置count_delay来判别频率信号的周期是否大于1s，假如建立，则确定外部无频率信号输入，输出值置为NAN(表明无穷大)。一起，体系启动进程中频率计数器现已开端作业，为了确保频率计数的正确性，可规划cnt计数器，丢掉初度计数值。最终，将有用的计数值输出给fre_data。
3 仿真验证
运用ModelSim对可编程逻辑进行仿真。丈量目标为1000 Hz方波信号，时钟频率为33 M，因而时钟计数值应该是33 000。任选信号周期内的一个时间作为体系复位点，仿真成果如图3所示。从图3能够看出，fre_data的值在第三个start信号凸起后变为33 000，与理论值完全共同，阐明规划有用。
4 实测数据
运用信号发生器供给不同频率的正弦信号，对体系进行实测，所选取的频率测试点掩盖整个实践运用的频率规模，即20～3 300 Hz，且能够验证可编程逻辑电路的数字滤波及延时判别功用。一起，为了更好的模仿发动机实践情况，正弦信号的幅值应跟着其频率的增大而增大。实测数据如表1所示。
从表1能够看出，当输入信号的频率小于1Hz时，体系的延时判别功用收效，实测值为NAN(无穷大);当输入信号的频率大于3 300 Hz时，体系的数字滤波功用收效，实测值为0;当输入信号的频率介于1～3 300 Hz之间时，实测值的相对差错不超越0.4%，与实践频率根本共同。
5 完毕语
文章提出了一种依据FPGA的多通道频率丈量体系的完结办法，首要立异点是运用可编程逻辑芯片建立数字滤波电路，经过逻辑剖析判别输入信号是否堵截并做出呼应，符合实践运用的需求。体系的扩展性强，电路结构相对简略，仿真及实测成果表明滤波作用显着，丈量精度较高，在工程范畴具有适用价值。
