FPGA工艺尺度的前进和愈加灵敏的规划装备、以及根据FPGA的体系获得的前进现已使FPGA制造商充满信心地进入了曾经由微处理器和ASIC供货商独占的商场。最近，Xilinx的VirtexTM和Altera的Stratix产品系列别离推出了新器材，进一步缩小了功用距离，再次进步了功用规范。虽然这些器材的通用和可装备性招引了体系规划师，可是操控这些器材内部作业方式的规划规矩及其外部接口协议的复杂性导致需求广泛的训练、基准规划评价、规划仿真和验证。因而，FPGA供货商供给了翔实的硬件和固件支撑，旨在协助体系规划师应对数字范畴中的全新应战。可是，模仿范畴（特别是用于内核、I/O、存储器、时钟及其它电源轨的转换器）中难解的复杂性则需求新式解决方案。现在，是制造商进步自己产品功用规范的时分了。
图 1 像线性稳压器相同简略：一个 微型模块稳压器便是一个密封的外表贴装解决方案，具有电感器、MOSFET、 稳压器和补偿电路
办理多个电压轨
较旧的FPGA需求两个或3个电源轨。现在，有些高端多核器材需求多达7个轨，兼有3.3V旧的电源轨和新近呈现并从2.8V直至1.0V或更低的较低电压轨。此外，还兼有为存储器、网络处理器、图形处理器、数摸或模数转换器以及运算放大器和射频集成电路等非FPGA器材供给的其它电压轨。
保证具有多个电压轨的体系“清楚”发动、电压轨相互之间没有任何抵触是具有排序和盯梢功用的稳压器的要害使命。简言之，每个稳压器有必要能够盯梢其它稳压器的输出电压。好消息是，从几年前开端，FPGA就不需求对其电压轨进行任何排序了。可是依然要求体系中不同部分的几个电压次序斜坡上升或斜坡下降，以避免电压轨改变太快或太慢时或许呈现锁断。
曩昔，电源轨的盯梢和排序由独自的电源办理集成电路完结。今日，规划师要求排序和盯梢功用嵌入到稳压器中，特别是稳压器有必要放置在体系中不同的旮旯时，更是这样。
调理低Vt和极快的大电流I/O
在根据FPGA的使用中，快速I/O节点常常需求最高功率。1.8V至2.5VI/O电压发生数十安培的负载电流对错常常见的。十分高端的体系需求40A至80A的I/O规划。
因为电路板规划的逻辑学原因，稳压器不得不布设在远离其负载的当地，并需求在其输出至调理点之间选用一根很长的PCB印制线。在大负载电流时，印刷电路板走线引进电压差错，巨细等于负载电流（I）乘以这段走线的阻抗（R）。这个I×R电压差错成了较大的问题，因为负载电压一直在下降，而负载电流一直在上升。例如，对一个3.3V轨，200mV的I×R压降发生6%的差错，而对一个1.2V轨，则引进17%的差错。因而，虽然稳压器能够设置为调理1.2V输出，可是因为I×R压降，负载将仅得到1.0V。
选用今日的90nm和65nm工艺时，Vt和FPGA的功用取决于电源轨的精确度，17%的差错或许十分简略使功用下降。例如，Vt中呈现100mV的差错或许导致漏电流扩展10倍或更多。
图 2 一个 4 输出 103W 体系能够放进这个纤巧的空间中（每个 LTM4601 微型模块 转换器都包含一个电感器、MOSFET、旁路电容器等）
只要负载十分挨近稳压器输出时，规范稳压器才干完成精确调理。它无法补偿I×R压降。差错校对有必要凭借远端检测放大器进行。用差分远端负载检测能够完成最严厉的调理，这需求一个精确的运算放大器和精确电阻。一个放置在负载处的抱负稳压器即便在-40℃至85℃的温度规模内也应该供给高于±1.5%的调理精确度。这样的精确度关于3.3V电源轨而言或许无关紧要，因为这时数字集成电路能够容许±0.5V的改变，可是具有1.8V、1.0V或0.9V电源轨的90nm或65nm器材将需求更高的精确度。
用户一旦设定了稳压器输出电压，差分远端检测就经过在宽负载电流规模内补偿印刷电路板走线上的I×R压降，主动调理负载点处的安稳电压。成果，体系在备用形式或在负载电流和I×R压降都为峰值的全速作业状况时，调理都十分精确。
下降对电压纹波噪声和电容器的要求
在非便携式使用中，因为所需的电压下降，而所需电流进步，因而在挑选稳压器时，热量和作业功率成了更重要的要素。在便携式使用中，虽然每轨负载电流较低，可是作业和备用功率在节约电池能量、简化便携式产品热量办理方面依然发挥着重要作用。
与线性稳压器比较，无论是便携式还对错便携式使用，开关形式稳压器都可组成较高功用的解决方案，特别是需求大功率时更是这样。例如，一个用3.3V输入电源、以90%功率供给1.2V/5A输出的开关形式稳压器与一个功率为36%的线性稳压器比较；别的，开关形式稳压器耗费0.7W功率时，线性稳压器耗费10.5W。
另一方面，开关形式稳压器因其固有的开关作业而引进开关噪声和较高的输出纹波噪声（输出电压峰值至峰值纹波）。不幸的是，新式FPGA的较低电压轨和较快I/O信号更严厉的眼图只容许较低的电源“噪声”。为了减轻纹波噪声，能够给电路添加更多输入和输出电容器，以下降峰值至峰值纹波电压。不过，下降开关噪声难度更高。一种或许的办法是使稳压器的作业频率与一个外部时钟相同步，这将使稳压器在所挑选的设定频率规模之内运作，以最大极限地下降对体系中其它对噪声灵敏的器材的搅扰。在几个开关形式稳压器都同步到一个对体系其余部分而言是安全的时钟频率时，这种办法特别有用。
这些办法有助于规划较低噪声的开关形式负载点稳压器，不过，假如稳压器以恰当的架构、功用和布局从头规划，那么噪声问题能够大大减轻。这样的稳压器最大极限地减轻了对电容器、滤波和EMI（电磁搅扰）屏蔽的依靠。
在体系质检和拼装时精调电压
FPGA或支撑FPGA的集成电路的功用在拼装进完好的体系时和在试验台上独自测验时比较，或许有所不同。焊料类型、温度、印刷电路板布局、走线阻抗、拼装流程等要素都会影响到一个组件的功用。例如，假如FPGA内核安稳在非预期电压上并且导致较慢的速度，那么体系的核算才能将下降。在有些情况下，质量操控人员有必要回绝承受一个违背预期功用的体系。
因为这个原因，工程师在质检或拼装期间评价功用时，需求能够以小的增量进步或下降输出电压。这个功用叫裕度操控。在前面的比如中，或许进步内核电压，以便FPGA的作业频率到达需求的值。裕度操控功用在出产时还能够协助体系制造商进步总产值。
图 3 图 2 的简化方框图
下降高度以让空气更好地活动
缩小FPGA体系尺度一起添加功用、存储器存储容量或核算才能的火急需求促进规划师改善用来冷却组件的办法。一种简略的办法是在组件上面供给足够的空气活动。较高的组件遮挡了FPGA或存储器集成电路等较薄封装上面的空气活动。在预安装负载点稳压器情况下，这种遮挡十分严峻，因为这类器材的高度到达了FPGA和其它集成电路高度的6至10倍。
在把封装内部发生的热量从封装顶部有用散逸出去的过程中，FPGA扁薄的BGA封装是极有协助的。而在选用较高的器材（例如：预制的稳压器）时，因为它阻止了气流的活动并对相邻的器材发生了“遮盖”，因而导致上述优点大打折扣。
新一代体系：微型模块稳压器
咱们来看一个完好的开关形式体系，其间包含片上MOSFET、电感器、电容器、操控器和补偿电路，装在一个相似外表贴装集成电路那样的封装中，具有简略的布局，仅需求少量几个大容量电容器和一个电阻来设置输出电压（图1）。为完成最佳电气和热功用，这个体系能够在充沛留意布局和封装的情况下进行预拼装。该开关形式架构能够选用具有快速瞬态呼应的电流形式架构，以最大极限缩小输出电容器尺度。该体系可同步至外部时钟，几个体系能够并联以供给大电流，一起最大极限下降开关噪声搅扰和输出纹波噪声。这种新一代稳压器应该密封在一个小的、分量很轻的外表贴装封装中，以完成更紧凑和更简略的电路板拼装。该封装的高度应该很低，答应空气十分简略地在本身及其邻近的集成电路周围活动。
凌力尔特公司将这种新一代体系称为微型模块（mModule）稳压器，包含一系列器材，输出电流规模为6A至16A，输入电压规模为4.5V至28V，输出电压规模为0.6V至5V（表1）。有些功用丰厚的微型模块稳压器还具有盯梢功用，以使多个电源轨FPGA体系完成恰当的发动和停机。乃至电感器也是屏蔽的，以最大极限下降EMI。有了裕度操控功用，体系规划师就能够精确调理电压，这样，除了在拼装和测验时进步产值，还可进步FPGA和体系其余部分的功用。
图2显现了一个选用LTM4601、在4层印刷电路板上规划的4输出103W微型模块体系。该解决方案用8V至16V的中心总线输入供给1.5V/12A、1.8V/12A、2.5V/12A和3.3V/10A四个输出。这个规划的简化方框图如图3所示。4个LTM4601单元的相位确定至4输出、4相振荡器LTC6902，该振荡器发生以90o交织的时钟信号，以下降噪声和纹波。
结语
凌力尔特公司在稳压器架构和封装范畴的立异现已答应新一代负载点解决方案满意FPGA体系更严厉的要求。微型模块稳压器系列（表1）由6个具有不同功率级和功用的产品组成。这些器材的可靠性在多芯片封装范畴也竖立了新的规范，并得到凌力尔特公司严厉的质检和测验支撑。这些微型模块解决方案为新一代FPGA和根据FPGA的体系更精细地进步功用发明了时机。
责任编辑：gt
