摘 要：
本文介绍了一种依据专用DSP芯片，选用共同的软件抗噪声算法的数字抗噪声模块，完结了在120分贝噪声环境中话音的清晰度不小于98。此模块已成功运用于我国机载通讯设备中。
概述
国内现在第三代抗噪声产品是运用动态降噪(DNR)技能。DNR技能是通过改动的话音峰值动态地调理输出话音开关，然后到达降噪的意图。它虽然是现在较好的一种抗噪声模仿处理技能，但也存在一些局限性，包括轻符音掉字和强音噪声拖尾;降噪作用偏重于低频;降噪彻底选用硬件电路完结，调试和修理比较费事等问题。因为存在这些问题，致使模仿DNR降噪产品的很多推广运用受到限制。跟着数字信号处理技能的迅速发展，以数字信号处理器及其相关算法为技能支撑的数字抗噪声技能的产品不断涌现。本文提出的数字抗噪声模块便是运用现代数字信号处理(DSP)技能及其高速实时处理运算的特性，选用相应的软件算法，对高噪声环境中的话音和噪音进行处理，完结高噪声环境中的语音通讯功用。
本模块的功用长处包括：
a) 软件选用自习惯滤波算法，数字抗噪声处理器对噪声的按捺量一般在50分贝以上，并且输出话音平稳，无漏字和噪声拖尾现象。
b) 数字抗噪声处理器在整个话音频带内(300~3000Hz)降噪量均衡。
c) 数字抗噪声处理器可通过改动软件算法满意不同的抗噪声要求，便于产品升级换代。
d)硬件本钱比模仿DNR产品更低。
e)选用软件加密技能，产品不易被侵权、仿制，有利于维护生产厂家的利益。
首要目标要求及整体处理思路
本数字抗噪声处理模块作为JK-DP10数字抗噪声处理器的一部分，首要用于机载通讯终端设备等噪声环境中的通讯联络，其送话频率规模为300~3400Hz，平整度不大于2dB。降噪功用为：模块输入端参加3mV、2秒断续的正弦波信号(频率依次为300Hz、700Hz、1000Hz、1500Hz、2000Hz、2500Hz、3000Hz)与参加3mV、120dB继续的白噪声信号时，模块输出电平之差不小于50dB。
首先要选用一款适宜的DSP器材。要求具有低功耗、高速数据运算和吞吐才干(40 MIPS以上)，内含A/ D、D/
A、Flash闪存(16KB)。然后树立有用的噪声模型，规划自习惯滤波结构及其相关软件算法。接下来规划数字抗噪声处理器的电磁兼容性(EMC)，选用能习惯120dB环境噪声的抗噪声送话器器材。DSP硬件与相关软件算法结合，使数字抗噪声处理器在120dB高噪声环境下，到达话音清晰度不小于98。
图 1
软硬件规划计划
首要作业原理
本处理器首要完结高噪声环境下话音的高清晰度通讯功用。话音信号和环境噪声通过MIC输入到前置扩大级，前置扩大级的作用是把话音和环境噪声扩大到专用DSP芯片内的A/D能辨认的起伏，以便A/D能正常转化信号，模仿信号通过A/D转化后变成12位的数字信号进入DSP的运算单元，DSP在前3秒钟内完结测验周围环境噪声的巨细并树立数学模型，然后按给定的算法处理话音和噪声，把处理成果通过数据总线送到D/A，经滑润滤波后送入后级扩大器，后级扩大器的作用是为了满意相关设备输入要求。
DSP芯片挑选
本文规划的JK—DP10数字抗噪声处理器对数字信号处理器芯片的要求较高。芯片既要有很强的实时处理功用，又要有很高的运算速度和数据吞吐才干;还要求功耗低，外部的A/
D、D/ A及Flash闪存最好集成在DSP内部，以减小产品体积。所以，选用TMS320C5XX系列DSP芯片中的一款作为处理芯片，外配高速A/ D、D/
A及32KB Flash作程序加载。
软件算法计划
数字抗噪声处理器是由自习惯滤波器来完结的。自习惯滤波器具有盯梢信号和噪声改动的才干，使滤波器的特性也随信号和噪声的改动而改动，以到达最优滤波作用。
自习惯滤波器的特性改动是由自习惯算法通过调整滤波器权系数来完结。一般状况，自习惯滤波器由两部分组成，一是滤波器结构，二是调整滤波器系数的自习惯算法。自习惯滤波器的结构选用FIR结构。对带内白噪声的处理用经典的LMS算法还不能到达最优的降噪作用，还要运用噪声的自相关特性和功率谱密度特性，在LMS算法的基础上作恰当修整才干到达最佳的降噪作用。
数字式抗噪声送话器组的DSP完结结构如图1所示。
原始输入信号d(n)包括信号和噪声，x(n)为参阅噪声输入。这种自习惯滤波器实质上是完结d(n)中的噪声估量，并把估量值y(n)与原始信道相减以到达噪声消除的成果，当然，估量值y(n)与原始输入信号并不是简略的代数相减，而是有一套相应的软件算法，如相关功率的功率谱分析等。
图1中，自习惯滤波器选用横向型结构，滤波器的输出y(n)表明为：
N- 1
y(n)= ∑ Wi (n- i)
i =0
N为滤波器的阶数。
软件规划
一个自习惯滤波器完结的复杂性通常是由它所需求的乘法次数和阶数来衡量。依据DSP完结的自习惯滤波器体系，其DSP芯片的数据吞吐量和数据处理速度也适当重要。本数字抗噪声处理器选用了120阶自习惯数字滤波器，选用了运算速度为40MIPS的DSP芯片作为主处理器，因为该DSP芯片内包括A/
D和D/ A及16KB的f l a s h存储器，这些片内资源使自习惯滤波器的完结更有用。
依据噪声的自相关特性和功率密度性，软件上除选用了传统对称横向结构的FIR滤波器中的LMS算法外，还对噪声和信号的功率谱密度进行估量，即对采样编码的16个值进行平方累加，求出其平均功率值，与前相同点功率值进行比较，比较后的差值与设定的噪声门限值进行相除，成果若大于1，则调整滤波器的权系数变小，信号输出起伏变大，若成果小于等于1，则滤波器的权系数变大，信号输出起伏变小。
定制专用抗噪声DSP芯片
调试作业完结后，交给专门制造DSP芯片的公司作成一片具有抗噪声功用的DSP专用芯片。通过实测，整机的耗电不大于70mA，DSP芯片的引出脚缩减到64引脚，大大减小了印刷电路板的面积。因为软件代码一次性掩膜在芯片内，免去了每次都写入代码的费事，减少了调试的作业量。一般状况下，模块只需调试3个点就可完结，大大降低了调试本钱，有利于批量生产。
结语
数字抗噪声模块运用DSP芯片，运用自习惯技能，既提高了通讯产品的抗噪功用，又降低了生产本钱。该模块已成功运用于我国机载通讯设备。
