您的位置 首页 资料

高速PCB规划攻略之四

本站为您提供的高速PCB设计指南之四,高速PCB设计指南之四
第一篇  印制电路板的可靠性设计   目前电子器材用于各类电子设备和系统仍然以印制电路板为

高速PCB规划攻略之四


第一篇  印制电路板的可靠性规划
 
  现在电子器材用于各类电子设备和体系依然以印制电路板为首要装置方法。实践证明,即便电路原理图规划正确,印制电路板规划不妥,也会对电子设备的可靠性发作晦气影响。例如,假如印制板两条细平行线靠得很近,则会构成信号波形的推迟,在传输线的终端构成反射噪声。因而,在规划印制电路板的时分,应留意选用正确的方法。
一、 地线规划
在电子设备中,接地是操控搅扰的重要方法。如能将接地和屏蔽正确结合起来运用,可解决大部分搅扰问题。电子设备中地线结构大致有体系地、机壳地(屏蔽地)、数字地(逻辑地)和模仿地等。在地线规划中应留意以下几点:
1. 正确挑选单点接地与多点接地
低频电路中,信号的作业频率小于1MHz,它的布线和器材间的电感影响较小,而接地电路构成的环流对搅扰影响较大,因而应选用一点接地。当信号作业频率大于10MHz时,地线阻抗变得很大,此刻应尽量下降地线阻抗,应选用就近多点接地。当作业频率在1~10MHz时,假如选用一点接地,其地线长度不该超越波长的1/20,否则应选用多点接地法。
2. 将数字电路与模仿电路分隔
电路板上既有高速逻辑电路,又有线性电路,应使它们尽量分隔,而两者的地线不要相混,别离与电源端地线相连。要尽量加大线性电路的接地面积。
3. 尽量加粗接地线
若接地线很细,接地电位则随电流的改变而改变,致使电子设备的守时信号电平不稳,抗噪声功能变坏。因而应将接地线尽量加粗,使它能经过三坐落印制电路板的答应电流。如有或许,接地线的宽度应大于3mm。
4. 将接地线构成闭环路
规划只由数字电路组成的印制电路板的地线体系时,将接地线做成闭环路能够显着的进步抗噪声才干。其原因在于:印制电路板上有许多集成电路元件,特别遇有耗电多的元件时,因受接地线粗细的约束,会在地结上发作较大的电位差,引起抗噪声才干下降,若将接地结构成环路,则会缩小电位差值,进步电子设备的抗噪声才干。
 
二、电磁兼容性规划
  电磁兼容性是指电子设备在各种电磁环境中仍能够和谐、有用地进行作业的才干。电磁兼容性规划的意图是使电子设备既能按捺各种外来的搅扰,使电子设备在特定的电磁环境中能够正常作业,一起又能削减电子设备自身对其它电子设备的电磁搅扰。
1. 挑选合理的导线宽度因为瞬变电流在印制线条上所发作的冲击搅扰首要是由印制导线的电感成分构成的,因而应尽量减小印制导线的电感量。印制导线的电感量与其长度成正比,与其宽度成反比,因而短而精的导线对按捺搅扰是有利的。时钟引线、行驱动器或总线驱动器的信号线常常载有大的瞬变电流,印制导线要尽或许地短。关于分立元件电路,印制导线宽度在1.5mm左右时,即可彻底满意要求;关于集成电路,印制导线宽度可在0.2~1.0mm之间挑选。
2. 选用正确的布线战略选用相等走线能够削减导线电感,但导线之间的互感和散布电容添加,假如布局答应,最好选用井字形网状布线结构,详细做法是印制板的一面横向布线,另一面纵向布线,然后在穿插孔处用金属化孔相连。 为了按捺印制板导线之间的串扰,在规划布线时应尽量防止长间隔的相等走线,尽或许拉开线与线之间的间隔,信号线与地线及电源线尽或许不穿插。在一些对搅扰十分灵敏的信号线之间设置一根接地的印制线,能够有用地按捺串扰。
为了防止高频信号经过印制导线时发作的电磁辐射,在印制电路板布线时,还应留意以下几点:
●尽量削减印制导线的不连续性,例如导线宽度不要骤变,导线的角落应大于90度制止环状走线等。
●时钟信号引线最简单发作电磁辐射搅扰,走线时应与地线回路相接近,驱动器应紧挨着连接器。
●总线驱动器应紧挨其欲驱动的总线。关于那些脱离印制电路板的引线,驱动器应紧紧挨着连接器。
●数据总线的布线应每两根信号线之间夹一根信号地线。最好是紧紧挨着最不重要的地址引线放置地回路,因为后者常载有高频电流。
●在印制板安顿高速、中速和低速逻辑电路时,应依照图1的方法摆放器材。
3.按捺反射搅扰为了按捺呈现在印制线条终端的反射搅扰,除了特殊需求之外,应尽或许缩短印制线的长度和选用慢速电路。必要时可加终端匹配,即在传输线的结尾对地和电源端各加接一个相同阻值的匹配电阻。依据经历,对一般速度较快的TTL电路,其印制线条善于10cm以上时就应选用终端匹配方法。匹配电阻的阻值应依据集成电路的输出驱动电流及吸收电流的最大值来决议。


三、去耦电容装备
  在直流电源回路中,负载的改变会引起电源噪声。例如在数字电路中,当电路从一个状况转换为另一种状况时,就会在电源线上发作一个很大的尖峰电流,构成瞬变的噪声电压。装备去耦电容能够按捺因负载改变而发作的噪声,是印制电路板的可靠性规划的一种惯例做法,装备准则如下:
●电源输入端跨接一个10~100uF的电解电容器,假如印制电路板的方位答应,选用100uF以上的电解电容器的抗搅扰作用会更好。
●为每个集成电路芯片装备一个0.01uF的陶瓷电容器。如遇到印制电路板空间小而装不下时,可每4~10个芯片装备一个1~10uF钽电解电容器,这种器材的高频阻抗特别小,在500kHz~20MHz范围内阻抗小于1Ω,并且漏电流很小(0.5uA以下)。
●关于噪声才干弱、关断时电流改变大的器材和ROM、RAM等存储型器材,应在芯片的电源线(Vcc)和地线(GND)间直接接入去耦电容。
●去耦电容的引线不能过长,特别是高频旁路电容不能带引线。
 
四、印制电路板的尺度与器材的安顿
  印制电路板巨细要适中,过大时印制线条长,阻抗添加,不只抗噪声才干下降,本钱也高;过小,则散热欠好,一起易受接近线条搅扰。
在器材安顿方面与其它逻辑电路相同,应把彼此有关的器材尽量放得接近些,这样能够获得较好的抗噪声作用。如图2所示。时种发作器、晶振和CPU的时钟输入端都易发作噪声,要彼此接近些。易发作噪声的器材、小电流电路、大电流电路等应尽量远离逻辑电路,如有或许,应另做电路板,这一点十分重要
 
五、热规划
  从有利于散热的视点动身,印制版最好是直立装置,板与板之间的间隔一般不该小于2cm,并且器材在印制版上的摆放方法应遵从必定的规矩:
•关于选用自在对流空气冷却的设备,最好是将集成电路(或其它器材)按纵长方法摆放,如图3示;关于选用强制空气冷却的设备,最好是将集成电路(或其它器材)按横长方法摆放,如图4所示。
•同一块印制板上的器材应尽或许按其发热量巨细及散热程度分区摆放,发热量小或耐热性差的器材(如小信号晶体管、小规模集成电路、电解电容等)放在冷却气流的最上流(入口处),发热量大或耐热性好的器材(如功率晶体管、大规模集成电路等)放在冷却气流最下流。
•在水平方向上,大功率器材尽量接近印制板边缘安顿,以便缩短传热途径;在笔直方向上,大功率器材尽量接近印制板上方安顿,以便削减这些器材作业时对其它器材温度的影响。
•对温度比较灵敏的器材最好安顿在温度最低的区域(如设备的底部),千万不要将它放在发热器材的正上方,多个器材最好是在水平面上交织布局。
•设备内印制板的散热首要依托空气活动,所以在规划时要研讨空气活动途径,合理装备器材或印制电路板。空气活动时总是趋向于阻力小的当地活动,所以在印制电路板上装备器材时,要防止在某个区域留有较大的空域。整机中多块印制电路板的装备也应留意相同的问题。
很多实践经历标明,选用合理的器材摆放方法,能够有用地下降印制电路的温升,从而使器材及设备的故障率显着下降。
以上所述仅仅印制电路板可靠性规划的一些通用准则,印制电路板可靠性与详细电路有着亲近的联系,在规划中不还需依据详细电路进行相应处理,才干最大程度地确保印制电路板的可靠性。
 
六、产品打扰的按捺计划
1   接地1.1 设备的信号接地
意图:为设备中的任何信号供给一个公共的参阅电位。
方法:设备的信号接地体系能够是一块金属板。
1.2 根本的信号接地方法
有三种根本的信号接地方法:浮地、单点接地、多点接地。
1.2.1 浮地    意图:使电路或设备与公共地线或许引起环流的公共导线阻隔起来,浮地还使不同电位的电路之间合作变得简单。    缺陷:简单呈现静电堆集引起激烈的静电放电。    折衷计划:接入泄放电阻。
1.2.2 单点接地    方法:线路中只要一个物理点被界说为接地参阅点,凡需求接地均接于此。    缺陷:不适宜用于高频场合。
1.2.3 多点接地    方法:凡需求接地的点都直接连到距它最近的接地平面上,以便使接地线长度为最短。    缺陷:维护较费事。
1.2.4 混合接地    按需求选用单点及多点接地。
1.3 信号接地线的处理(搭接)
搭接是在两个金属点之间树立低阻抗的通路。
分直接搭接、直接搭接方法。
不管哪一种搭接方法,最重要的是着重搭接杰出。
1.4 设备的接地(接大地)
设备与大地连在一起,以大地为参阅点,意图:
1) 完成设备的安全接地
2) 泄放机箱上所堆集的电荷,防止设备内部放电。
3) 接高设备作业的稳定性,防止设备对大地的电位在外界电磁环境作用下发作的改变。
1.5 拉大地的方法和接地电阻   接地棒。
1.6 电气设备的接地


例2   屏蔽2.1 电场屏蔽2.1.1 电场屏蔽的机理    散布电容间的耦合                            处理方法:
1) 增大A、B间隔。
2) B尽量接近接地板。
3)A、B间刺进金属屏蔽板。
2.1.2 电场屏蔽规划要点:
1) 屏蔽板程控受维护物;屏蔽板接地有必要杰出。
2) 留意屏蔽板的形状。
3) 屏蔽板以杰出导体为好,厚度无要求,强度要满意。
2.2 磁场屏蔽
2.2.1 磁场屏蔽的机理
高导磁资料的低磁阻起磁分路作用,使屏蔽体内的磁场大大下降。
2.2.2 磁场屏蔽规划要点
1) 选用高导磁率资料。
2) 添加屏蔽体的壁厚。
3) 被屏蔽物不要紧靠屏蔽体。
4) 留意结构规划。
5) 对强用双层磁屏蔽体。
2.3  电磁场屏蔽的机理
1) 外表的反射。
2) 屏蔽体内部的吸收。
2.3.2 资料对电磁屏蔽的作用
2.4 实践的电磁屏蔽体


七、产品内部的电磁兼容性规划


1 印刷电路板规划中的电磁兼容性
1.1 印刷线路板中的公共阻抗耦合问题      数字地与模仿地分隔,地线加宽。
1.2 印刷线路板的布局
※对高速、中速和低速混用时,留意不同的布局区域。
※对低模仿电路和数字逻辑要别离。
1.3 印刷线路板的布线(单面或双面板)
※专用零伏线,电源线的走线宽度≥1mm。
※电源线和地线尽或许接近,整块印刷板上的电源与地要呈“井”字形散布,以便使散布线电流抵达均衡。
※要为模仿电路专门供给一根零伏线。
※为削减线间串扰,必要时可添加印刷线条间间隔,介意安插一些零伏线作为线间阻隔。
※印刷电路的插头也要多组织一些零伏线作为线间阻隔。
※特别留意电流流转中的导线环路尺度。
※如有或许在操控线(于印刷板上)的入口处加接R-C去耦,以便消除传输中或许呈现的搅扰要素。
※印刷弧上的线宽不要骤变,导线不要忽然角落(≥90度)。
1.4 对在印刷线路板上运用逻辑电路有利主张
※凡能不必高速逻辑电路的就不必。
※在电源与地之间加去耦电容。
※留意长线传输中的波形畸变。
※用R-S触发的作按钮与电子线路之间合作的缓冲。
1.4.1 逻辑电路作业时,所引进的电源线搅扰及按捺方法
1.4.2 逻辑电路输出波形传输中的畸变问题
1.4.3 按钮操作与电子线路作业的合作问题
1.5 印刷线路板的互连      首要是线间串扰,影响要素:
※直角走线
※屏蔽线
※阻抗匹配
※长线驱动


2 开关电源规划中的电磁兼容性


2.1 开关电源对电网传导的打扰与按捺
打扰来历:
①非线性流。
②初级电路中功率晶体管外壳与散热器之间的容光焕发性耦合在电源输入端发作的传导共模噪声。
按捺方法:
①对开关电压波形进行“修整”。
②在晶体管与散热器之间加装带屏蔽层的绝缘垫片。
③在市电输入电路中加接电源滤波器。


2.2 开关电源的辐射打扰与按捺
留意辐射打扰与按捺
按捺方法:
①尽或许地减小环路面积。
②印刷线路板上正负载流导体的布局。
③在次线整流回路中运用软康复二极管或在二极管上并联聚酯薄膜电容器。
④对晶体管开关波形进行“修整”。


2.3 输出噪声的减小
原因是二极管反向电流陡变及回路散布电感。二极管结电容等构成高频衰减振动,而滤波电容的等效串联电感又削弱了滤波的作用,因而在输出改波中呈现尖峰搅扰解决方法是加小电感和高频电容。


3 设备内部的布线
3.1 线间电磁耦合现象及按捺方法
对磁场耦合:
①减小搅扰和灵敏电路的环路面积最好方法是运用双绞线和屏蔽线。
②增大线间间隔(使互感减小)。
③尽可有使搅扰源线路与受感应线路呈直角布线。
对电容耦合:
①增大线间间隔。
②屏蔽层接地。
③下降灵敏线路的输入阻抗。
④如有或许在灵敏电路选用平衡线路作输入,运用平衡线路固有的共模按捺才干战胜搅扰源对灵敏线路的搅扰。


3.2 一般的布线方法:
按功率分类,不同分类的导线应别离捆扎,分隔敷设的线束间间隔应为50~75mm。


4 屏蔽电缆的接地
4.1 常用的电缆
※双绞线在低于100KHz下运用十分有用,高频下因特性阻抗不均匀及由此构成的波形反射而受到约束。
※带屏蔽的双绞线,信号电流在两根内导线上活动,噪声电流在屏蔽层里活动,因而消除了公共阻抗的耦合,而任何搅扰将一起感应到两根导线上,使噪声相消。
※非屏蔽双绞线抵挡静电耦合的才干差些。但对防止磁场感应仍有很好作用。非屏蔽双绞线的屏蔽作用与单位长度的导线扭绞次数成正比。
※同轴电缆有较均匀的特性阻抗和较低的损耗,使从真流到甚高频都有较好特性。
※无屏蔽的带状电缆。
最好的接线方法是信号与地线相间,稍次的方法是一根地、两根信号再一根地顺次类推,或专用一块接地平板。


4.2 电缆线屏蔽层的接地
总归,将负载直接接地的方法是不合适的,这是因为两头接地的屏蔽层为磁感应的地环路电流供给了分流,使得磁场屏蔽功能下降。


4.3 电缆线的端接方法
在要求高的场合要为内导体供给360°的完好包裹,并用同轴接头来确保电场屏蔽的完好性。


5 对静电的防护
静电放电可经过直接传导,电容耦合和电感耦合三种方法进入电子线路。
直接对电路的静电放电常常会引起电路的损坏,对附近物体的放电经过电容或电感耦合,会影响到电路作业的稳定性。
防护方法:
①树立完善的屏蔽结构,带有接地的金属屏蔽壳体可将放电电流释放到地。
②金属外壳接地可约束外壳电位的升高,构成内部电路与外壳之间的放电。
③内部电路假如要与金属外壳相连时,要用单点接地,防止放电电流流过内部电路。
④在电缆入口处添加维护器材。
⑤在印刷板入口处添加维护环(环与接地端相连)。


6 设备内部开关接点的处理
6.1 开关断开过程中瞬变搅扰构成
6.2 搅扰的按捺方法
6.2.1 对被切换电感负载的处理
6.2.2 对开关触点的处理


八、怎么进步电子产品的抗搅扰才干和电磁兼容性


在研发带处理器的电子产品时,怎么进步抗搅扰才干和电磁兼容性?
1、 下面的一些体系要特别留意抗电磁搅扰:
(1) 微操控器时钟频率特别高,总线周期特别快的体系。
(2) 体系含有大功率,大电流驱动电路,如发作火花的继电器,大电流开关等。
(3)  含弱小模仿信号电路以及高精度A/D改换电路的体系。
2、 为添加体系的抗电磁搅扰才干采纳如下方法:
(1)  选用频率低的微操控器:    选用外时钟频率低的微操控器能够有用下降噪声和进步体系的抗搅扰才干。相同频率的方波和正弦波,方波中的高频成份比正弦波多得多。尽管方波的高频成份的波的起伏,比基波小,但频率越高越简单发射出成为噪声源,微操控器发作的最有影响的高频噪声大约是时钟频率的3倍。
(2)  减小信号传输中的畸变  微操控器首要选用高速CMOS技能制作。信号输入端静态输入电流在1mA左右,输入电容10PF左右,输入阻抗适当高,高速CMOS电路的输出端都有适当的带载才干,即适当大的输出值,将一个门的输出端经过一段很长线引到输入阻抗适当高的输入端,反射问题就很严峻,它会引起信号畸变,添加体系噪声。当Tpd>Tr时,就成了一个传输线问题,有必要考虑信号反射,阻抗匹配等问题。
信号在印制板上的推迟时刻与引线的特性阻抗有关,即与印制线路板资料的介电常数有关。能够粗略地以为,信号在印制板引线的传输速度,约为光速的1/3到1/2之间。微操控器构成的体系中常用逻辑电话元件的Tr(规范推迟时刻)为3到18ns之间。
在印制线路板上,信号经过一个7W的电阻和一段25cm长的引线,线上推迟时刻大致在4~20ns之间。也便是说,信号在印刷线路上的引线越短越好,最长不宜超越25cm。并且过孔数目也应尽量少,最好不多于2个。
当信号的上升时刻快于信号推迟时刻,就要依照快电子学处理。此刻要考虑传输线的阻抗匹配,关于一块印刷线路板上的集成块之间的信号传输,要防止呈现Td>Trd的状况,印刷线路板越大体系的速度就越不能太快。  用以下结论概括印刷线路板规划的一个规矩:  信号在印刷板上传输,其推迟时刻不该大于所用器材的标称推迟时刻。
(3)  减小信号线间的穿插搅扰:    A点一个上升时刻为Tr的阶跃信号经过引线AB传向B端。信号在AB线上的推迟时刻是Td。在D点,因为A点信号的向前传输,抵达B点后的信号反射和AB线的推迟,Td时刻以后会感应出一个宽度为Tr的页脉冲信号。在C点,因为AB上信号的传输与反射,会感应出一个宽度为信号在AB线上的推迟时刻的两倍,即2Td的正脉冲信号。这便是信号间的穿插搅扰。搅扰信号的强度与C点信号的di/at有关,与线间间隔有关。当两信号线不是很长时,AB上看到的实践是两个脉冲的迭加。
CMOS工艺制作的微操控由输入阻抗高,噪声高,噪声容限也很高,数字电路是迭加100~200mv噪声并不影响其作业。若图中AB线是一模仿信号,这种搅扰就变为不能容忍。如印刷线路板为四层板,其中有一层是大面积的地,或双面板,信号线的不和是大面积的地时,这种信号间的穿插搅扰就会变小。原因是,大面积的地减小了信号线的特性阻抗,信号在D端的反射大为减小。特性阻抗与信号线到地间的介质的介电常数的平方成反比,与介质厚度的自然对数成正比。若AB线为一模仿信号,要防止数字电路信号线CD对AB的搅扰,AB线下方要有大面积的地,AB线到CD线的间隔要大于AB线与地间隔的2~3倍。可用部分屏蔽地,在有引结的一面引线左右两头布以地线。
(4)  减小来自电源的噪声    电源在向体系供给动力的一起,也将其噪声加到所供电的电源上。电路中微操控器的复位线,中断线,以及其它一些操控线最简单受外界噪声的搅扰。电网上的强搅扰经过电源进入电路,即便电池供电的体系,电池自身也有高频噪声。模仿电路中的模仿信号更饱尝不住来自电源的搅扰。
(5)  留意印刷线板与元器材的高频特性    在高频状况下,印刷线路板上的引线,过孔,电阻、电容、接插件的散布电感与电容等不行疏忽。电容的散布电感不行疏忽,电感的散布电容不行疏忽。电阻发作对高频信号的反射,引线的散布电容会起作用,当长度大于噪声频率相应波长的1/20时,就发作天线效应,噪声经过引线向外发射。  印刷线路板的过孔大约引起0.6pf的电容。  一个集成电路自身的封装资料引进2~6pf电容。    一个线路板上的接插件,有520nH的散布电感。一个双列直扦的24引脚集成电路扦座,引进4~18nH的散布电感。    这些小的散布参数关于这行较低频率下的微操控器体系中是能够疏忽不计的;而关于高速体系有必要予以特别留意。
(6)  元件安顿要合理分区    元件在印刷线路板上摆放的方位要充分考虑抗电磁搅扰问题,准则之一是各部件之间的引线要尽量短。在布局上,要把模仿信号部分,高速数字电路部分,噪声源部分(如继电器,大电流开关等)这三部分合理地分隔,使彼此间的信号耦合为最小。G  处理好接地线  印刷电路板上,电源线和地线最重要。战胜电磁搅扰,最首要的手法便是接地。
关于双面板,地线安顿特别考究,经过选用单点接地法,电源和地是从电源的两头接到印刷线路板上来的,电源一个接点,地一个接点。印刷线路板上,要有多个回来地线,这些都集聚到回电源的那个接点上,便是所谓单点接地。所谓模仿地、数字地、大功率器材地开分,是指布线分隔,而最终都聚集到这个接地址上来。与印刷线路板以外的信号相连时,一般选用屏蔽电缆。关于高频和数字信号,屏蔽电缆两头都接地。低频模仿信号用的屏蔽电缆,一端接地为好。
对噪声和搅扰十分灵敏的电路或高频噪声特别严峻的电路应该用金属罩屏蔽起来。
(7)  用好去耦电容。    好的高频去耦电容能够去除高到1GHZ的高频成份。陶瓷片电容或多层陶瓷电容的高频特性较好。规划印刷线路板时,每个集成电路的电源,地之间都要加一个去耦电容。去耦电容有两个作用:一方面是本集成电路的蓄能电容,供给和吸收该集成电路开门关门瞬间的充放电能;另一方面旁路掉该器材的高频噪声。数字电路中典型的去耦电容为0.1uf的去耦电容有5nH散布电感,它的并行共振频率大约在7MHz左右,也便是说关于10MHz以下的噪声有较好的去耦作用,对40MHz以上的噪声几乎不起作用。
1uf,10uf电容,并行共振频率在20MHz以上,去除高频率噪声的作用要好一些。在电源进入印刷板的当地和一个1uf或10uf的去高频电容往往是有利的,即便是用电池供电的体系也需求这种电容。    每10片左右的集成电路要加一片充放电电容,或称为蓄放电容,电容巨细可选10uf。最好不必电解电容,电解电容是两层溥膜卷起来的,这种卷起来的结构在高频时表现为电感,最好运用胆电容或聚碳酸酝电容。
去耦电容值的选取并不严厉,可按C=1/f核算;即10MHz取0.1uf,对微操控器构成的体系,取0.1~0.01uf之间都能够。
3、 下降噪声与电磁搅扰的一些经历。
(1) 能用低速芯片就不必高速的,高速芯片用在要害当地。
(2) 可用串一个电阻的方法,下降操控电路上下沿跳变速率。
(3) 尽量为继电器等供给某种方式的阻尼。
(4) 运用满意体系要求的最低频率时钟。
(5) 时钟发作器尽量接近到用该时钟的器材。石英晶体振动器外壳要接地(6)  用地线将时钟区圈起来,时钟线尽量短。
(7)I/O驱动电路尽量接近印刷板边,让其赶快脱离印刷板。对进入印制板的信号要加滤波,从高噪声区来的信号也要加滤波,一起用串终端电阻的方法,减小信号反射。
(8) MCD无用端要接高,或接地,或界说成输出端,集成电路上该接电源地的端都要接,不要悬空。
(9) 闲置不必的门电路输入端不要悬空,闲置不必的运放正输入端接地,负输入端接输出端。
(10) 印制板尽量运用45折线而不必90折线布线以减小高频信号对外的发射与耦合。
(11) 印制板按频率和电流开关特性分区,噪声元件与非噪声元件要间隔再远一些。
(12) 单面板和双面板用单点接电源和单点接地、电源线、地线尽量粗,经济是能接受的话用多层板以减小电源,地的容生电感。
(13) 时钟、总线、片选信号要远离I/O线和接插件。
(14) 模仿电压输入线、参阅电压端要尽量远离数字电路信号线,特别是时钟。
(15) 对A/D类器材,数字部分与模仿部分宁可一致下也不要穿插。
(16) 时钟线笔直于I/O线比平行I/O线搅扰小,时钟元件引脚远离I/O电缆。
(17) 元件引脚尽量短,去耦电容引脚尽量短。
(18) 要害的线要尽量粗,并在两头加上维护地。高速线要短要直。
(19) 对噪声灵敏的线不要与大电流,高速开关线平行。
(20) 石英晶体下面以及对噪声灵敏的器材下面不要走线。
(21) 弱信号电路,低频电路周围不要构成电流环路。
(22) 任何信号都不要构成环路,如不行防止,让环路区尽量小。
(23) 每个集成电路一个去耦电容。每个电解电容边上都要加一个小的高频旁路电容。
(24)  用大容量的钽电容或聚酷电容而不必电解电容作电路充放电储能电容。运用管状电容时,外壳要接地

声明:本文内容来自网络转载或用户投稿,文章版权归原作者和原出处所有。文中观点,不代表本站立场。若有侵权请联系本站删除(kf@86ic.com)https://www.86ic.net/ziliao/69792.html

为您推荐

联系我们

联系我们

在线咨询: QQ交谈

邮箱: kf@86ic.com

关注微信
微信扫一扫关注我们

微信扫一扫关注我们

返回顶部