同步RS触发器在R、S一起为1且一起失效后,触发器状况不确定,阐明其功用仍不完善。D触发器针对这一问题作出改善,处理了触发器状况不确定的问题。
因为只需令R、S不一起为1,触发器就不会呈现状况不稳定,最简略的办法便是令S=/R,此刻仅将S作为输入端(用D表明),就得到了D触发器。仍然是由RS触发器演化而来,是RS 触发器S=/R的特例,其电路结构和逻辑符号如图所示。
图 同步D触发器
作业原理如下:
①CP=0期间,与非门G3、G4被封锁,/RD=1,/SD=1。因而,不管输入信号R、S怎样改变,都不会影响触发器的输出Q和/Q,即触发器状况坚持不变。
②CP=1期间,与非门G3、G4翻开,触发器输出状况随D而改变,完结置0、置1和坚持等三种逻辑功用。
CMOS主从D触发器电路组成及逻辑符号
图 CMOS主从D触发器
(a)逻辑电路 (b)逻辑符号
CMOS集成D触发器特色:
· 结构上,是主从触发器,由两个带使能端D触发器构成;
· 性能上,是上升沿触发的边缘触发器,由上升沿前的D输入和其时的状况决议输出怎样翻转;
· 尽管是主从触发器,可是没有一次翻转的问题。
· 异步置1置0信号时高电平有用。
d触发器逻辑电路及符号详解
一。电路组成及其作业原理
(一)电路组成及逻辑符号
1.电路组成
图4.4.1 边缘D触发器
(a)逻辑电路 (b)曾用符号 (c)国标符号
图4.4.1所示是用两个同步D触发器级联起来构成的边缘D触发器,它尽管具有主从结构方式,但却是边缘操控的电路。
2.逻辑符号
图4.3.1(b)所示是曾用逻辑符号,图4.3.1(c)所示是国家标准规则的逻辑符号.CP端的小圆圈表明下降沿触发。
(二)作业原理
图4.4.1(a)所示为具有主从结构方式的边缘D触发器,由两个同步D触发器组成,主触发器受CP操作,从触发器用。。办理。
1. CP=0时的状况
CP=1时,门。。被封闭,门。。翻开,从触发器的状况决议于主触发器,…输入信号D被拒之门外。
2. CP=1时的状况
CP=1时,门。。翻开,门。。被封闭,从触发器坚持本来状况不变,D信号进入主触发器。可是要特别留意,这时主触发器只跟从而不锁存,即。。跟从D改变,D怎样变。。也随之怎样变。
3. CP下降沿时间的状况
CP下降沿到来时,将封闭门。。翻开门。。主触发器锁存CP下降时间D的值即。。随后将该值送入从触发器,使Q=D,。。
4. CP下降沿往后的状况
CP不降沿往后,主触发器锁存的CP下降沿时间D的值明显将坚持不变,而从触发器的状况当然也不可能发生改变。
综上所述可得
式(4.4.1)便是边缘D触发器的特性方程,CP下降沿时间有用,留意,式的的。。只能取CP下降时间输入信号D的值。
与主从触发器中状况相同,在边缘D触发器中也设置有异步输入端…用于直接复位,称为直接复位端或清0端,。。用于直接置位,叫做直接置位端或置1端。图4.4.2所示是其逻辑符号。
图4.4.2 带异步输入端的边缘D触发器的逻辑符号
(a) 曾用符号 (b)国标符号
逻辑符号中:异步输入端的小圆圈表明低电平有用,若无小圆圈则表明高电平有用;CP端有小圆圈表明下降沿触发,若无小圆圈则表明上升沿触发