根据SRAM的FPGA的面世标志着现代可重构核算技能的初步，并极大地推进了其开展。可重构核算技能能够供给硬件的功率和软件的可编程性，它归纳了微处理器和ASIC的特色，空间维和时刻维上均可变，因而广泛运用在军事方针匹配、大数运算、声纳波束组成、基因组匹配、图画纹路填充、集成电路的核算机辅助规划等方面。对动态可重构相关技能的研讨将推进可重构技能的开展，以满意更多的运用需求。
1 可重构体系结构 
图1 可重构单元RPU和传统微处理器的耦合联系图
用可重构器材结构的根本体系结构，按可重构处理单元RPU和传统微处理器的耦合办法，可分为以下4种：
① 作为一个独自的处理单元经过I/O 接口衔接总线，是最松懈的衔接办法，如图1（a）所示；
② 作为主处理器的处理单元挂在主机的本地总线上，经过Cache 来完成和主处理器之间的衔接，如图1（b）所示；
③ 作为协处理单元，能够履行较大粒度的运算，如图1（c）所示；
④ RPU被集成到处理器芯片内，作为主处理器一个扩展的数据通道，供给功用能够定制的指令，如图1（d）所示。
2 典型动态可重构体系结构
重构可分为静态重构和动态重构。假如重构有必要在中止程序履行的状况下运转,则称为“静态重构”；假如装载装备文件的进程能够与程序履行一起进行，即在改动电路功用的一起，依然保证电路的动态接续，则称为“动态重构”。动态可重构体系多是根据多装备文件的RPU，可在运转部分装备文件的一起改动其他装备文件，然后明显缩短重新装备的时刻。动态可重构技能能够使数字体系单片化的规划从寻求逻辑大规模、高集成度转向寻求资源利用率，从专用的固定功用逻辑体系转向功用可自习惯进化的逻辑体系，其规划理论和办法已逐步成为新的研讨热门。下面介绍几种典型的动态可重构结构。
Garp： 美国加州大学伯克利分校的BRASS研讨小组开发的，由一个MIPS微处理器和FPGA组合而成的体系。其中心是探究怎么将可重构核算单元嵌入到传统的RISC处理器中,并证明这种可变结构对某些范畴核算的加快才能。
M1、M2芯片： M1芯片是美国加州大学Morphosys工程提出的一种粗粒度、多重装备文件可重构结构；M2是M1的一种改善结构,兼具DSP器材的灵敏性和AS%&&&&&%芯片的高功用，可广泛运用于并行核算体系、多媒体数据处理、高质量图画处理、DSP 改换等范畴。
FIPSOC： SIDNA工程提出的一种粗粒度结构的FPGA。时序逻辑部分有多重装备文件的动态重构功用。为支撑动态重构，每个寄存器中的数据都可仿制，微处理器的指令和功用单元均做了改善。
DPGA： 麻省理工大学的Transit工程提出的，区分结构为二维阵列单元的DRFPGA。当DPGA器材完成时刻上的重装备时,AE内部要能完成多种功用以供装备，而惯例FPGA仅完成对同一功用的重复装备。
XPP(eXtreme Processing Platform) 结构： PACT公司提出的一种粗粒度实时动态可重构的数据处理技能,其中心思想是用装备流代替指令流，支撑并行使命。XPP对处理很多流数据的运用功率很高,适用于无线基站、图画、视频流处理、雷达声纳、生物信息、进程仿真和加密等范畴。
3 动态可重构体系的通讯结构
3.1 两种根本战略
典型的片上体系规划常常选用片上总线和片上网络两种通讯战略。最常用的是片上总线，其首要长处是高灵敏性，可延展，规划花销小，一般在带宽要求较低不时延也较短；缺陷是过长的通讯线路带来必定能耗，且约束体系时钟速率。当通讯结构中含有两个以上的模块时，可伸缩性削弱。分层总线结构能够减轻要害途径上的总线负载，经过桥衔接多个总线可将速度要求不同的器材阻隔在不同的时钟域上，使得SoC得以连续PCB板的优秀功用。
片上网络（NoC）技能从体系结构上彻底解决了总线结构所固有的三大问题:因为地址空间有限而引起的扩展性问题；因为分时通讯而引起的通讯功率问题；因为大局同步而引起的功耗和面积问题。其首要长处是能支撑硬件模块之间的并发通讯，可伸缩性更强，可用于支撑更大带宽，但时延更长。元件的模块化更有利于IP重用，然后供给更高的时钟频率和低功耗。相关于总线结构运用中心操控逻辑，NoC的每个交流节点都包含缓存、路由逻辑和裁定逻辑，因而其最大缺陷是片上面积花销更大。
NoC的拓扑结构有直接网络Orthogonal拓扑、立方衔接循环拓扑、Octagon拓扑等；直接网络拓扑Crossbar Switch结构、FullyConnected网络和Butterfly拓扑等。NoC拓扑办法的挑选将明显影响通讯架构的传输才能。为合作芯片架构杂乱度与本钱，芯片自身的处理特性与运用方针，在通讯架构方面有必要考虑拓扑的途径均匀间隔、可扩展巨细、节点数量、极点数量、网络直径等。因为NoC的拓扑结构挑选对其产品的终究性价比起到决议性影响，因而挑选正确的拓朴结构能有用缩短各种运用的规划以及验证时刻。
3.2 通讯结构
3.2.1 分类
根据片上总线战略的通讯结构有： RMBoC(Reconfigurable Multiple Bus on Chip)和BUSCOM。根据片上网络战略的通讯结构有： DyNoC(Dynamic Network on Chip)和CoNoChi(Configurable Network on Chip) 。
RMBoC是为多处理器体系提出的，根据可重构多总线网络改善而来的。任何体系级的重构都不会改动RMBoC的模块和物理拓扑，运用层上的通讯结构改动是经过层叠网上的点对点通道。该结构具有高灵敏性，可是可伸缩性较弱，其结构如图2所示。
DyNoC是首个将根据包的NoC计划用于可重构规划的结构，它由处理单元和路由器组成二维阵列，每个处理单元都衔接一个路由器，路由器之间彼此衔接。该结构的可伸缩性、延展性和可模块化功用都很好，仅仅灵敏性欠佳。一个5×5的DyNoC体系结构图如图3所示。 
图2 RMBoC结构图 
图3 5×5 DyNoC体系结构图
4种结构的规划参数见表1，履行参数（在VirtexII上试验得到）见表2。特别指出，片上总线的履行参数是针对整个结构，而片上网络的履行参数是针对单个交流节点。
这4种结构都能很好地满意动态可重构FPGA的规划要求。片上网络的结构表现了较好的结构参数，可是片上面积花费巨大，所以当规划偏重片上功率时，首选片上总线的结构。
别的，BUSCOM只需求很少的硬件资源，而在分层总线结构中RMBoC的灵敏性优于BUSCOM；CoNoChi具有最佳的结构参数，是理论上最支撑动态可重构的结构，可是在VirtexII渠道上履行具有必定困难，因而规划了DyNoC来习惯VirtexII渠道有限的可重构才能。
3.2.2 DyNoC的运用实例
交通灯操控(TLC)能够用一个3×3的DyNoC来完成，由3个模块组成: VGA操控器(VGA),交通灯视觉模块(LV)和交通灯操控模块(TC)。VGA模块能够显现现在路口状况、行人操控键和灯信号；交通灯视觉模块担任操控交通灯内部结构，由VGA模块显现；交通灯操控模块(TC)用来获取行人需求。VGA宣布X和Y 像素扫描的方位给交通灯视觉模块，并接纳需求显现的色彩；FSM模块用来监控行人的键控输入（片上有两个按钮），向交通灯视觉模块发送转换灯状况的信息，然后显现相应色彩的灯。在3×3 DyNoC中，用正中的路由器来完成与其他一切路由器的衔接，其他路由器也坚持彼此通讯以保证高通讯量。整个交通灯操控(TLC)的完成能够在没有中止和毛病的状况下运转。
表1 4种结构的规划参数 
表2 履行参数（在VirtexII上试验得到） 
4 相关问题和开展趋势
① 现在片上体系规划中各IP组件可重用，但通讯结构无法重用。因而在体系重构时，怎样为动态装备的模块供给一个灵敏快速的通讯接口成为首要问题。可研讨一种动态可重构的NoC架构，能为各IP之间的通讯供给灵敏的接口，并能经过片上引脚与板级体系的其他芯片进行数据交流，供给较好的通讯质量QoS，包含高吞吐量和短推迟等。
② NoC规划的一个重要问题是决议路由类型，这对网络的功用和功耗有重要影响。路由战略越杂乱，规划面积就越大，因而需求在面积和功用之间进行折中。挑选路由战略应首要考虑完成的杂乱性和功用需求两大问题。
③ 重构时隙将影响体系功用的连续性，为进步动态可重构核算体系功用,怎么防止或削减重构时隙是完成动态重构体系的瓶颈问题。关于多重context结构的DRFPGA,直接经过context间切换来改动装备信息,操控阵列单元完成新功用重构,切换速度直接影响重构时刻的长短,一般仅需几ns。这种重构办法的完成是动态重构技能开展的首要标志。
结语
本文介绍了可重构体系结构和典型的动态可重构核算结构；详细分析了动态可重构体系的通讯结构，并对4种通讯结构的首要功用进行试验，得出比照数据；列举了一种结构在交通灯操控中的运用实例；最终探讨了动态可重构技能研讨面对的相关问题和开展趋势。
参考文献
[1] Xilinx Corporaton[EB/OL] . http :// www. xilinx. com ,2002-12.
[2] Thilo Pionteck, Carsten Albrecht, Roman Koch, et al. Communication Architectures for Dynamically Reconfigurable FPGA Designs.
[3] Nikolaos S Voros，Konstantinos Masselos.System Level Design of Reconfigurable Systems-on-Chip[M]. 北京： 科学出版社，2007.
[4] Moreno J M，et al. Reliation of SelfRepairing and Evoluable Hardware Structures by Means of Implicit Self-configuration[J]. IEEE 1999： 182 187.
[5] Rafael Maestre ect.A Framework for Reconfigurable Computing :Task Scheduling and Context Management [J] . IEEE Transcation On VLSI Systems,2001,9(6).
刘倩（硕士研讨生），首要研讨方向为可重构体系结构及完成办法；
李广军（教授、博士生导师），首要研讨方向为无线通讯体系规划、嵌入式体系规划、通讯专用集成电路规划、EDA/SOC规划；
郭志勇（讲师、博士研讨生），首要研讨方向为嵌入式体系规划、通讯专用%&&&&&%规划。
