导言
跟着信息技术的开展，依据微处理器的数字信号处理在测控、通讯、雷达等各个范畴得到广泛的使用。被处理的模仿信号也在向高频、宽带方面开展，但这需求高速、高分辨率的数字收集卡以将模仿信号数字化。美国国家半导体公司新推出的系列高速、高分辨率模/数转化器（如CLC5958）就十分适用于需求高速、高分辨率的信号收集体系。
用于PC的收集体系曾经大多有用ISA总线结构，这种结构的最大缺陷是传输速率低，无法完结高速数据的实时传输。而PCI总线则以其杰出的功用受到了广泛的使用。32位PCI总线的最大传输数据速率可达132MB/s，64位PCI总线的最大传输速率可达528MB/s。实际上，选用高功用的总线已经成为高速收集技术开展的趋势。
使用FPGA（现场可编程门阵列）来衔接高速A/D转化器和PC的PCI接口，能够充分使用可编程器材高速、灵敏、易于晋级、抗干扰功用的长处，并且能够大大缩短开发时刻[1]。
1 CLC5958型A/D转化器
本数据收集体系中的A/D转化器选用美国国家半导体公司的CLC5958，该电路具有14位分辨率和52Mb/s的转化速度，并且动态输入频带宽，转化噪声低，十分适合于宽带、高频信号的收集。CLC5958集高保真采样坚持器和14位多通道转化器于一体，其信号和时钟均选用差动输入方法，且内部集成有参阅电压，可支撑CMOS和TTL两层输出规范。选用0.8μmBiCMOS制造工艺。CLC5958的内部结构如图1所示。
CLC5958的根本特性如下：
●具有极宽的动态输入规模；
●奈奎斯特滤波器特性杰出；
●取样坚持才能强；
●选用48引脚CSP封装；
●CMOS、TTL输出可选；
●取样速度可达52Ms/s，SFDR可达90dB,SNR可达70dB。
CLC5958可使用于GSM、WCDMA、DAMPS、准确天线体系等通讯范畴。其作业时序如图2所示。但在详细使用时，应留意以下问题。
（1）因为AIN和AIN模仿量差分输入端可通过片内500Ω输入电阻器接入，且内置3.25V规范参阅电压。为了减小非线性输入的偏置电流，其输入耦合网络应尽或许挨近电路。
（2）ENCODE和ENCODE为时钟差分输入端，其参阅电源为VCC，时钟输入能够为PECL电平，也能够为其他波形（如直流为1.2V峰值在VCC以下的正弦波）。输入时钟的噪声超低，转化时的SNR功用越高。但因为时钟输入选用非自偏置输入，所以每个输入信号有必要指定“地”电平。
（3）该电路的噪声首要来自采样坚持器的非线性特性和转化器，因此，通过变压器的磁耦合来传递输入信号能够有用削减低频噪声。输入时钟在电路内部被分频发生内部操控信号，但在分频过程中或许发生1/4倍和1/8倍的时钟噪声，这些噪声一般不大于-90dBFS。
（4）CLC5958的内部电源由V cc供应，可是输出信号电源由DVcc供应（3.3V到5V均可），使用时，每一个电源引脚都有必要接入相应的电平，且最好并接0.01μF的去耦%&&&&&%器。
（5）该电路在高速采样时功用最好，假如采样速率过低，内部采样坚持电路将会发生较大差错。
依据以上留意事项，给出CLC5958在采样体系中的电路，如图3所示。
2 FPGA的内部规划
因为CLC5958的转化速度高且操控操作简略，因此一般单片机因速度太低而很难操控该电路。假如选用高速DSP来操控，明显，对DSP超强的运算才能来说又是一种糟蹋。
现在市面上出售的各种PCI接口操控电路，假如AMCC公司的S5933及PLX的9080系列等，尽管能够完结完好的PCI主、从设备方式的接口功用，将杂乱的PCI总线接口转化为相对简略的用户接口，但体系结构受接口电路的约束，不能灵敏地规划方针体系，且本钱较高。本文所规划的数据收集卡则不需求完好的PCI接口功用。
在高速数据收集方面，FPGA具有单片机和DSP无法比拟的优势，FPGA的时钟频率高，内部时延小，悉数操控逻辑均可由硬件完结；并且速度快，效率高，组成方式灵敏，并集成有外围操控、译码和接口电路。依据本数据收集体系的要求，FPGA分为以下几个模块：A/D操控模块：发生A/D时钟和操控信号用于操控CLC5958，读取A/D转化发生的数据并存储。双口RAM：作为缓存，一边存储A/D转化发生的数据，一边通过PCI向PC传输数据。双口RAM操控模块：发生存储和取数的读写信号和地址信号，操控双口RAM的正常作业。PCI接口操控模块：从双口RAM中读取数据，通过契合PCI协议的改换后，传送给PC。FPGA的内部结构如图4所示。
（1）A/D转化器操控模块
该模块首先从PCI总线操控模块接纳采样速度操控字，然后依据操控字对FPGA时钟进行分频以得到用于CLC5958的时钟。一起可在A/D转化器中止输入线的每一个上升沿给双口RAM一个写入信号，并读取A/D转化器输出的数据。此外，还用于给双口RAM操控模块一个操控信号以使其输出的双口RAM地址操控字加1。
（2）双口RAM
当写入操控信号抵达时，依据当时写入地址操控字向相应单元写入数据输入总线上的内容，并在读出操控信号抵达时，依据读出地址操控字从相应单元读出内容，送到数据输出总线。
（3）双RAM操控模块
当发动写入地址操控信号抵达时，把当时的写入地址加1，加满之后清零并重新开端，一起，当发动读出地址操控信号抵达时，对当时读出地址加1，加满之后清零并重新开端。
（4）PCI接口操控模块
PCI总线接口操控模块中的信号依照功用能够分为体系信号、地址和数据信号、接口操控信号等。体系信号包含CLK和RST两个信号，为体系供给时钟和复位。对地址和数据信号来说，在总线传输操作周期中，一个PCI总线周期由一个地址段和紧随其后的一个或多个数据段组成，其间AD[30：0]是地址和数据复用总线，它可为PCI接口电路供给地址和数据信号。复用引脚C/BE[3：0]为PCI接口电路供给总线指令和这节答应两组信号。
接口操控信号首要由FRAME、IRDY、TRDY和DEVSEL等组成。其间FRAME信叫是总线周期构成信号，由当时总线中首要设备驱动，用以标明一个总线风吹草动期的开端和连续；IRDY标明发动方准备好数据；TRDY是方针设备安排妥当信号，在写操作中，TRDY有用阐明从设备已准备好接纳数据，在读操作中，它阐明AD[30：0]上已有有用数据；DEVSEL为设备挑选信号，当其有用时，阐明驱动它的主设备已将其地址译码作为当时操作的方针设备，该信号作为输入信号时，DEVSEL用来表明总线上已有方针设备被选中。
其他PCI总线所需但本体系不必的信号则可用高阻态来替代。图5示出PCI接口操控模块的内部结构。
PCI总线上的根本传输机制是突发分组传输。一个突发分组由一个地址周期和一个（或多个）数据周期组成。PCI支撑存储空间和I/O的突发传输，一切的数据传输根本上都是由FRAME、IRDY和TRDY三条信号线操控的。
当数据有用时，数据资源需求无条件设置IRDY信号（写操作为IRDY，读操作为TRDY）。接纳方可在恰当时刻宣布它的xRDY信号。FRAME信号有用后的第一个时钟上升沿是地址周期的开端，此刻传送地址信息和总线指令。下一个时钟上升沿便是一个（或多个）数据周期的开端，每逢IRDY和TRDY一起有用时，所对应的时钟上升沿，数据能够在主、从设备之间传送。在此期间，可由主设备或从设备别离使用IRDY和TRDY的无效而刺进等候周期。PCI总线的读写时序如图6所示。
本规划选用Verilog言语来进行编程，在MAXpluse II仿真渠道上进行仿真，选用的电中是Altera公司的EPM7160SQC160-6。PCI接口操控部分的仿真成果如图7所示。
3 结束语
本文提出一种选用可编程逻辑器材和A/D转化器组成的高速数据收集卡的规划方案，该收集卡只用两块主体电路，因此结构简略，能够直接刺进PC，适用于智能仪器和其他需求高速数据收集的场合。假如在该收集卡前置处理部分添加通道转化和可控扩大部分，则该收集卡的功用将愈加完美。
