要澄清读端口、读引脚问题，考虑以下问题：
（1）引脚的结构图清楚吗？
以上是P0口一位的结构。以上结构阐明：读引脚之前必定要对端口先置1，使mosfet V2截止，避免信号被拉低而读错，这一点很简单了解。
（2）什么指令读端口？什么指令读引脚？
一般的教科书上都会着重：读端口的指令为端口内容取反这样的“读-修正-写”指令。而读引脚之前，先置1，然后用Mov A,Px之类的指令即可。
“材料称: 这样的指令才有 Read-Modify-Write 成效
ANL (logical AND, e.G., ANL P1,A)
ORL (logical OR, e.g., ORL P2,A)
XRL (logical EX-OR, e.g., XRL P3,A)
JBC (jump if bit = 1 and clear bit, e.g., JBC P1.1, LABEL)
CPL (complement bit, e.g., CPL P3.0)
INC (increment, e.g., INC P2)
DEC (decrement, e.g., DEC P2)
DJNZ (decrement and jump if not zero, e.g., DJNZ P3, LABEL)
MOV PX.Y,C(move carry bit to bit Y ofPORTX)
CLR PX.Y(clear bit Y ofPORTX)
SETB PX.Y(set bit Y ofPORTX)
”
（3）有没有读端口的指令（而不修正端口）？
能够说，没有直接的读端口的指令。不论之前是否置1，以下指令
MOV A, P1
MOV 20H, P1
MOV R0, P1
MOV @R0, P1
读的都是引脚，虽然不必定读精确。
要想知道端口内容，能够选用的办法是（以下代码来源于网络）：
“
51端口锁存器是能读取！！仿真机才会用到
READ_PORT_P1_REG2ACC:
L_06:
L_05:
L_11:
”
咱们只需留意到上面办法中奇妙运用的JB指令：
“JB P1.0, L_11 ; $+11 ; pin 为“1”时，锁存器肯定为“1””
（4）端口的内容什么时候产生改动？当Px口作为输入，若外部引脚信号不断改动，读取引脚值之后，
端口内容是否改动？
某网友的观点与我不约而同：“
参阅引脚内部结构图可知，端口便是一个锁存器，纵使锁存器D口数据在变（内部数据线），只需时钟触发端clk没有触发信号，锁存器中的内容永久都不会改动，也便是说，不论外部引脚信号怎么变，也不论履行过多少次读引脚操作，端口锁存器中的内容是不会产生改动的。
（5）端口上的内容亦即反映到引脚上来吗？
Px口假如作为输出口，由引脚内部结构可知，端口内容是直接反映到引脚上去的。这关于P1口更为直接。而其他口，因为有第二功用，是否作为I/O口受内部操控信号的操控（留意mux）。
（6）什么时候是I/O口，什么时候是地址/数据口？
并非取决于硬件，而取决于当时的状况。例如：履行任一条指令时，这时候，在时序的不同阶段，P1口输出地址或读取指令码，这时候mux必定是倒向上面的（也许还受控于地址规模？）。总归，体系自己会决议。但只需履行了向P1口输出的指令，锁存器中的内容必定会及时地传递到引脚上去的。
