一个量程10千克的秤若能分辩出1克的分量改动，那么这个秤的首要组件常常是增量累加模数转化器。规划师需求温度丈量的精确度到达0.01度时，增量累加ADC也常常成为首选计划。增量累加ADC还可以替代那些前面加有一个增益级的传统型逐次迫临寄存器ADC。因为这些数据转化器十分适用于丈量实在国际的细小改动，所以温度传感器、天平、换能器、流量计等精密仪器以及许多其他类型的传感器都十分合适选用增量累加ADC。
增量累加ADC表面上看起来或许很杂乱，但实际上它是由一系列简略的部件所构成的精确数据转化器。增量累加ADC由两个首要构件组成：履行模数转化的增量累加调制器和数字低通滤波器/抽取电路。增量累加调制器的根本构件(集成运算放大器、求和节点、比较器/1 位ADC和1位DAC)如图1所示。调制器的充电平衡电路强制比较器的数字输出位流来代表均匀模仿输入信号。在把比较器输出回送至调制器的1位DAC的一起，还运用一个低通数字滤波器对其进行处理。这个滤波器首要核算0和1的数量，并去掉许多噪声，然后完成高达24位的数据转化器。
图 1：增量累加 ADC 由履行模数转化的增量累加调制器及这以后的数字滤波器和抽取器组成
analog：模仿
integrator：积分器
comparator：比较器
1-bit ADC：1 位 ADC
digital filter：数字滤波器
decimator：抽取器
digital output：数字输出
1-bit DAC：1 位 DAC
1-bit data stream：1位数据流
delta sigma modulator：增量累加调制器
完成更多位数分辩率的一个首要妨碍是噪声。关于那些企图从热电偶、传感器或其他低电平信号源来区分微伏(μV)级改动的规划师来说，噪声将会是一个首要的问题。噪声层由一切不想要的外部和调制器周围的噪声源发生的噪声总和组成。并且噪声层越厚，检测你企图测验的模仿输入信号的实在改动就越难。
过采样、噪声成形、数字滤波和抽取是增量累加转化器用来下降噪声并发生高分辩率输出数据的4种重要办法。假定以频率fS对一个数据转化器的输入信号采样，依据数据的奈奎斯特定理 (Nyquist theorem)，fS 有必要至少是输入频率的2倍(fIN=fS/2)。过采样是以高于输入信号频率两倍的频率对输入信号采样。一个较大的过采样比(k)将发生一个愈加充沛的数字位流表明。组成位流的 “1” 或 “0” 越多，输入信号的数字近似就越好。图2显现了以采样率k x fS/2进行的过采样怎样让调制器将相同数量的噪声扩展到更宽的频率规模上。这极大地缩小了在所重视频带中的噪声层。过采样率每添加2倍，抱负的信噪比(SNR)就进步3dB。较大的SNR意味着增量累加转化器可以更好地分辩模仿输入中更小的改动。
图 2：过采样缩小了所重视频带中的噪声层
Power：功率
noise floor after oversampling：过采样后的噪声层
orignal noise floor：开始的噪声层
frequency：频率
oversampling ratio：过采样率
经过用调制器操控环路中的积分器进行噪声成形，增量累加转化器可以精确地丈量模仿输入。积分器的噪声成形进程是，将更多噪声强制推移到更高频率上，如图3所示。然后，数字低通滤波器去除噪声的高频部分，这极大地改进了SNR。数字滤波器还可以用来极大地下降在50Hz、60Hz或其它不想要的频率噪声。
图 3：积分器将噪声强制推移到更高的频率上
Signal Amplitude : 信号起伏
Digital Filter Rsponse : 数字滤波器呼应
power：功率
1.积分器将噪声强制推移到所重视的频带之外;
2.数字滤波器滤除高频噪声
frequency：频率
oversampling ratio：过采样率
数字位流中总是会有一些输入信号带来的噪声。可是经过均匀和滤波，增量累加ADC极大地缩小了噪声层。过采样率和内部增量累加调制器的“阶数”决议噪声凹凸。阶数这个术语指的是积分器的数量。例如，一个3阶调制器含有3积分器级。
尽管添加积分器级数和增大过采样率可以进一步下降噪声，可是安稳性是3阶或更高阶增量累加转化器需求重视的大问题。一旦增量累加调制器呈现不安稳，那么除非进行功率循环，不然它们常常不会再次变至安稳状况。凌力尔特公司的一切增量累加转化器都选用3阶调制器，并且每次转化都对调制器和滤波器复位。即便调制器进入不安稳状况(这很可能发生在基准电压很低、输入信号又很大的情况下)，凌力尔特公司的增量累加ADC也可以无需周期性地开关电源而自己康复到安稳状况，其它ADC产品或许做不到这一点。
调制器环路安稳且噪声由积分器成形后，接下来要对所发生的数字信号进行滤波和抽取。抽取便是放弃一些采样，首要是去掉由过采样带来的冗余信号信息。假如过采样率为256，那么ADC求取256个采样的均匀值，而抽取器则每256个采样发生1个数字输出。滤波和抽取后发生的数字信号再从ADC输出，一采纳串行格局。
增量累加ADC的数字输出与基准源相同好。有噪声的基准是任何数据转化器的首要差错源。增量累加调制器的1位DAC由正基准电压和负基准电压偏置。正(或高)基准电压一般是输入规模的上限，而负(或低)基准电压一般是下限。有些增量累加ADC的正和负基准都衔接到外部，另一些则将低的基准衔接到共用电压上，如地电压。其它ADC可以挑选运用内部带隙基准或外部基准。凌力尔特公司的增量累加转化器答应规划师改动基准和输入共模电压，改动规模从地一直到电源电压。
在挑选增量累加转化器时，转化时钟和数据推迟是两个需求考虑的重要因素。时钟操控数据处理的内部时序，并决议转化时刻。转化时钟可以从内部供给，或许选用外部晶体或硅振荡器。不过，已然数字滤波器不按捺振荡器频率，那么选用内部振荡器是有优势的。
因为数据推迟，当时输出成果落后于输入一个采样周期。凌力尔特公司一切无推迟增量累加(No Latency Delta SigmaTM)转化器都在一个周期内安稳，简化了多路复用使用。
增量累加ADC尽管本质上很简略，可是装备这种ADC却常常是一个杂乱的进程，如要写许多指令、平衡输入级的杂乱性和挑选外部振荡器。凌力尔特公司的增量累加转化器没有校准序列、装备寄存器、滤波器安稳时刻和外部振荡器，下降了规划的杂乱性。每个转化周期中都履行通明的偏移和满标度主动校准，以确保高精确度，而高精确度则确保可以分辩出1克或0.01度的不同。
