本文将阐明两种办法：JESD204B接口数据字内运用确认性推迟和运用操控位。两种办法都是JESD204B子类1的特征。新近发布的AD9625(12位，2.5 GSPS ADC)是用作测验设备，针对多个转化器同步所需遵从的规划规矩供给基准成果。
概述和办法
在航空航天和防务工业中，同步多个ADC是根本要求。AD9625是12位2.5 GSPS ADC，旨在便利同步多个转化器，这正是它的规范特性之一。同步界说为按等于或小于单时钟周期的精度匹配各转化器的才能，而该精度仅取决于ADC的孔径颤动、时钟颤动及时钟分配精度。AD9625选用契合规范JESD204B接口技能要求的高速串行数据通道。根据JESD204B的转化器在商场中仍相对较新，许多用户第一次选用这种技能，重视点放在同步多个器材的才能上。本文可解决一些或许悉数这些问题，由于曾运用相对简略的基准测验设置来成功同步两个转化器，并显现出可扩展性。
同步多个AD9625有两种共同计划。一种办法是运用确认性推迟，其中将有必要针对各个独自数据途径对推迟加以调整以便校对时序不匹配。因而本文将不会介绍这种办法。本文要点阐明第二种计划，它运用一般称为时刻戳的办法。记住，这两种办法都是AD9625规划部分的JESD204B子类1的特性。在本文中，时刻戳办法将是要点，由于无需丈量每个转化器到每个FPGA的时刻推迟。关于较大的体系，或许选用数百个转化器，就像在地上雷达体系运用中或许运用数百个转化器，所以这点特别重要。
有一个首要运用将从同步中获益，即雷达运用。在这种情况下，不需求肯定时刻丈量。规划人员仅需求重视从一个接纳元件到下一个的相对时刻即可。终究，运用时刻戳时数据处理没有那么密布，由于FPGA或处理器仅在各数据会集寻觅一个时刻符号。运用这个时刻符号，规划人员得以将数据对齐并可针对各转化器途径从已界说的同步点运转算法。无需忧虑从各转化器横跨无数个转化器/FPGA对到其各自FPGA的走线长度的间隔。这种路由或许横跨多个电路板，使得它在运用规划中愈加有协助。本文就同步高速GSPS转化器时遵从的根本规划规矩、需求采纳的测验过程、以及预期的终究成果给出了辅导。
关于JESD204B的留意事项
AD9625是12位2.5 GSPS高速ADC，具有遵从JESD204B规范的串行输出。在JESD204B规范内，有多个根据不同意图而优化的子类。若要了解关于JESD204B的更多细节，请参阅子类完好列表。
AD9625运用子类1，它关于怎么履行这种同步办法十分要害。子类1运用SYSREF信号来对齐串行输出数据。将SYSREF信号输入转化器的输出数据中。这个装备使得SYSREF可与转化时钟同步，并保证分配的各SYSREF信号一起抵达各转化器。这会发生将置于JESD204B串行输出数据中的符号或时刻戳，其显现应开端同步数据剖析确实切点。
AD9625供给两种运用这个符号的计划。规划人员能够运用归于整个16位JESD字一部分的独自操控位或许用SYSREF时刻戳替代转化器的LSB。应留意到，本文所述测验运用LSB计划。还有必要留意，这些操控位的施行计划以及运用这些操控位来同步多个转化器的办法并不归于JESD规范。JESD字中各操控位的称号由各转化器规划自行确认，各转化器有所相同。
测验设置
图1中的设置显现怎么同步两个转化器。理论上，可同步的转化器数目不受约束。首要正确规划AD9625电路板，如图2和图3所示，测验设置需求以下设备：
? 两台运转Windows?操作体系的规范台式机/笔记本电脑
? 两个Xilinx? VC707开发套件
? 两个AD9625FMC电路板，AD-FMCADC2-EBZ
? Tektronix HFS 9009脉冲发生器和鼓励体系
? 两个选用B22低相位噪声计划的Rohde & Schwarz? SMA100A信号发生器
? T用于时钟和SYSREF衔接的两个24 GHz匹配RF电缆
图2.具有同步衔接的AD9625FMC电路板(AD-FMCADC2-EBZ)
图4. 显现凭借SYSREF而触发的数据捕获的Xilinx ChipScope屏幕截图
各红线表明LSB SYSREF符号，而蓝色波形显现实践捕获的数据。如上所示成功捕获数据后，将会导出数据选用MATLAB ?进行处理。
同步成果
选用MATLA剖析导出的原始数据之后，来自各ADC的时域重构数据互相叠加，可制作出曲线(图5)。
图6. 图5上升沿的扩大图
表1列出了采样相位改变的子集，它与图1中选用710 MHz模仿输入的测验装备设置有关。
表1：采样相位改变的子集
表1的测验成果显现以710 MHz运转的模仿输入及三个独立捕获发生准确度差不多的成果。相同，各成果同步后在±0.5个采样范围内。应留意，在测验设置中相位确定两个源信号十分重要，意图是供给同步采样时钟和SYSREF输入。若这两个边缘在时刻上相关于互相自在移动，未进行相位确定，那么据统计，猜测终究会常常违反设置和坚持时刻。
凭借商场上行将呈现的新式JESD204时钟分配%&&&&&%，像HMC7044、AD9525和AD9528，这将主动完成各时钟和SYSREF输入的相位确定。
定论
运用这种测验设置办法证明，能够用JESD204B高速串行数字接口并运用SYSREF和时刻戳办法来同步两个AD962512位2.5 GSPS ADC使得同步成果好于一个采样精度。尽管这种办法运用许多粗笨的台式测验设备，但很快就能够运用ADI公司新发布的时钟器材来施行相同的同步设置，然后完成更简略的解决计划。
除了供给两个转化器同步办法，本文还提出可将此概念扩展为整合多个转化器，比如雷达、电子战以及军事通讯运用之类的运用也将大大获益于这种GSPS速度优势。
