CPLD相对于老的PLD器材的最大前进在于它能够在单个器材中包容很多的逻辑。理论上，能够不断在CPLD中参加LAB，持续添加逻辑数量。可是，这样做需求有额定的PI布线，完成所有这些LAB的衔接，其衔接数量会呈指数增加，直到芯片管芯的连线数量超越逻辑数量，这约束了容量的扩展。
解决方法是把LAB摆放在网格中，然后发生了现场可编程门阵列FPGA的概念，LAB都被摆放在大型阵列中，器材能够现场编程或许从头编程，和CPLD相同。没有选用中心大局器材互连，而是把布线放置在LAB之间的空格上，就像大城市的大街。这种布线被摆放成队伍互连的方式。它能够跨过器材的整个长度和宽度，或许器材的一小部分，只掩盖队伍中的几个LAB，如图1.9所示。
图1.9 FPGA互连结构图
FPGA LAB和CPLD的LAB规划不同。CPLD LAB由宏单元构成，包含自己的本地可编程阵列，而FPGA LAB由很多的逻辑模块构成，这些模块被称为逻辑单元，即LE，并且本地互连和逻辑分隔。LE看起来或许和CPLD宏单元类似，但更简单装备，有更丰厚的特性来进步功能，削减逻辑资源的糟蹋。
