串行外设接口 （SPI） 总线是一个作业在全双工形式下的同步串行数据链路。它可用于在单个主操控器和一个或多个从设备之间交流数据。其简略的实施方案只运用四条支撑数据与操控的信号线（图 1）：
尽管表1中的引脚称号来自摩托罗拉开发的SPI规范，但详细集成电路的SPI端口称号往往与图1中所示的不同。
图 1:根本 SPI 总线
表 1:SPI 引脚称号分配
SPI 数据速率一般在1到70MHz的范围内，字长为从8位及12位到这两个值的倍数。
数据传输一般由数据交流构成。在主操控器向从设备发送数据时，从设备也向主操控器发送数据。因而主操控器的内部移位寄存器和从设备都选用环形设置（图 2）。
图2:双移位寄存器构成一个芯片间的环形缓存器
在数据交流之前，主操控器和从设备会将存储器数据加载至它们的内部移位寄存器。收到时钟信号后，主操控器先经过MOSI线路时钟输出其移位寄存器的MSB。一起从设备会读取坐落SIMO的主控器榜首位元，将其存储在存储器中，然后经过SOMI时钟输出其MSB。主操控器可读取坐落MISO的从设备榜首位元，并将其存储在存储器中，以便后续处理。整个进程将一向继续到一切位元完结交流，而主控器则可让时钟闲暇并经过/SS 禁用从设备。
除设置时钟频率外，主操控器还可依据数据装备时钟极性和相位。这两个别离称为CPOL与CPHA的选项可完成时钟信号180度的相移以及半个时钟周期的数据推迟。图3是相应的守时图。
图3:时钟极性与相位的守时图
CPOL = 0 时，时钟闲暇在逻辑 0 方位上：
假如CPHA = 0，数据在SCK的上升沿读取，在下降沿改变。
假如CPHA=1，数据在SCK的下降沿读取，在上升沿改变。
CPOL= 1 时，时钟在逻辑为高时闲暇：
假如CPHA =0，数据在SCK的下降沿读取，在上升沿改变。
假如CPHA= 1，数据在SCK的上升沿读取，在下降沿改变。
在SPI中，主操控器可与单个或多个从设备通讯。假如是一个单从设备，从设备挑选信号可衔接至从设备的本地接地电位，完成永久接入。对运用多个从设备的运用，可运用两种装备：独立从设备与菊花链从设备（图4）。
图4:主操控器与独立从设备（左）及菊花链从设备通讯（右）
要与从设备独自通讯，主操控器有必要供给多重从设备挑选信号。该装备一般用于有必要独自拜访多个模数转化器（ADC）及数模转化器（DAC）的数据收集体系中。
菊花链从设备只需要主操控器供给一个从设备挑选信号，由于这种装备要求一切从设备一起启用，以保证数据不间断地流经该链路中的一切移位寄存器。典型运用是工业I/O 模块中的级联多通道输入串行器与输出驱动器。
