笔者在校的科研任务，需要用FPGA建立OFDM通讯体系，而OFDM的中心便是IFFT和FFT运算，因而本文经过Xilinx FFT IP核的运用总结给咱们开个头，具体内容可查看官方文档PG109。关于OFDM理论布景，可参阅如下博文：给"小白"图示解说OFDM的原理 – CSDN博
https://blog.csdn.net/madongchunqiu/arTIcle/details/18614233/
咱们直接来看看FFT IP核装备界面：
因为OFDM接纳机中大多是数据串并转化后的接连低速并行数据流输入FFT，故这儿选用流水线结构。之后依据OFDM子载波数挑选改换长度。该IP核仅支撑50MHZ采样率数据的流水线处理，假如数高速通讯场合，能够再次将数据串并转化用多个FFT IP核并行运算，也便是FPGA规划中常用的“面积换速度”。
第二页中比较重要的是挑选数据格式和减缩 切断处理。此IP核支撑浮点运算，但随之会耗费许多的硬件资源，且推迟也较大，所以多选用定点运算方法。定点运算中固定的bit位宽很简单呈现数据溢出，在蝶形运算过程中仅保存高位而全体右移可把核算过程中添加的位宽去除去，最终再左移即可，明显这种做法是在献身核算精度来下降硬件资源。设置Scaling OpTIons为Scaled则在FFT IP核装备通道能够自定义减缩因子。当设置减缩位宽后，选中本页左下角的OVFLO溢出信号，仿真过程中能够经过溢出信号确认适宜的减缩因子。
第三页首要是设置底层资源，对功用没有多大影响。存储部分能够用BRAM和DRAM两种资源，这儿遍及下：两者首要的差异在于BRAM是FPGA内部专用的硬件存储资源，用不用都在那里（你见或许不见，我就在那里，不来不去。。。好像在哪里见过），而DRAM是运用SLICEM中的LUT建立出来的，适当所以BRAM的弥补。在存储量较小时，DRAM可能会表现出更好的功耗和速率优势。正如官方文档介绍的，在改换长度小于1024，即占用存储资源少的情况下可运用DRAM。而下面的OpTImize OpTIons则能够权衡运用CLB和DSP Slices。
接口和装备能够说是一切IP核运用的重中之重。
AXI总线的一致封装给IP核调用带来了许多便利，各部分功用通道彼此分隔结构十分明晰。每个通道的data以字节为单位的packet传输信息，如config通道信息如下：
在这一通道中要在数据进入前设置好改换方法和减缩因子，此处装备为正改换，减缩因子[1 1 1 1]。给咱们看下OFDM接纳机工程中FFT运算部分的仿真波形图：
din是DD-OFDM ADC 接纳数据，只要一路实部信号。dout_I,dout_Q分别是FFT运算后复数中的实部和虚部。明显FFT运算后得到了信号的不同频率成分，下面的dout_vld担任提取赫比特对称中数据载波。期望本文能起到抛砖引玉的效果，欢迎沟通~
